JPS5835262B2 - エツチング方法 - Google Patents
エツチング方法Info
- Publication number
- JPS5835262B2 JPS5835262B2 JP12693477A JP12693477A JPS5835262B2 JP S5835262 B2 JPS5835262 B2 JP S5835262B2 JP 12693477 A JP12693477 A JP 12693477A JP 12693477 A JP12693477 A JP 12693477A JP S5835262 B2 JPS5835262 B2 JP S5835262B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- aluminum
- photoresist
- plasma
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
Description
【発明の詳細な説明】
この発明はエツチング方法に関し、特に微細加工に適し
たエツチング方法に係わるものである。
たエツチング方法に係わるものである。
微細加工の手段として、従来からフォトレジストを写真
製版技術により所望のパターンに形成したのち、このフ
ォトレジストをマスクとしてエツチングすることが広く
行なわれており、そしてまたエツチング方法としては、
ウェットエツチングよりもドライエツチングの方が優れ
ていることもよく知られているところである。
製版技術により所望のパターンに形成したのち、このフ
ォトレジストをマスクとしてエツチングすることが広く
行なわれており、そしてまたエツチング方法としては、
ウェットエツチングよりもドライエツチングの方が優れ
ていることもよく知られているところである。
しかし乍らすべての物質についてドライエツチングの方
法が知られているわけではなく、またドライエツチング
が可能な場合でも、マスクとなるフォトレジストも同時
にエツチングされたり、あるいは変質したりすることが
あって、所望パターンの形成ができないこともある。
法が知られているわけではなく、またドライエツチング
が可能な場合でも、マスクとなるフォトレジストも同時
にエツチングされたり、あるいは変質したりすることが
あって、所望パターンの形成ができないこともある。
こ＼で従来のエツチング方法の例として、半導体集積回
路（ＩＣ）の内部配線に広く用いられているところの、
アルミニウムをドライエツチングする場合につき、第１
図を参照して説明する。
路（ＩＣ）の内部配線に広く用いられているところの、
アルミニウムをドライエツチングする場合につき、第１
図を参照して説明する。
第１図は製造工程中での、素子部分を省略したＩＣの部
分断面を示しており、この第１図において、１はシリコ
ン基板、２は酸化膜、３はアルミニウム、４はフォトレ
ジストである。
分断面を示しており、この第１図において、１はシリコ
ン基板、２は酸化膜、３はアルミニウム、４はフォトレ
ジストである。
そしてこの構成で、写真製版技術により、エツチングし
たいアルミニウム３の部分のフォトレジスト４を除去し
て開口部１０，１０’などを形成させたのち、ＣＣｌ４
もしくはＢ ｒ Ｃ１３などを主成分とするガスプラズ
マ中で、残されているフォトレジスト４をマスクとして
、アルミニウム３をドライエツチングするようにしてい
るっ しかし乍らこのような従１（７）−１−ニーライエツチ
ング方法では、フォトレジスト４の中にＣＩ原子もしく
はイオンが吸収され、このフォトレジスト４内に存在す
る水（Ｈ２Ｏ）と化合して塩酸（Ｈ（Ｊ’ ）となり、
フォトレジスト自体を変質させるために、ドライエツチ
ングの特長である充分なパターン精度を得ることが難か
しく、またこの場合、アルミニウム３と化合する（ｌラ
ジカルの寿命が短かいことから、ガス放電のための電極
をアルミニウム表面に接近させるのが通例であるが、こ
のために高速イオンによるスパッタエツチングもまた同
時に進行し、フォトレジスト４に対するエツチングも行
なわれ（フォトレジストのエツチング高速はアルミニウ
ムの約７０％）でしまい、極端な場合は、フォトレジス
ト４が消失してアルミニウム３のパターニングが不能と
なることすらある。
たいアルミニウム３の部分のフォトレジスト４を除去し
て開口部１０，１０’などを形成させたのち、ＣＣｌ４
もしくはＢ ｒ Ｃ１３などを主成分とするガスプラズ
マ中で、残されているフォトレジスト４をマスクとして
、アルミニウム３をドライエツチングするようにしてい
るっ しかし乍らこのような従１（７）−１−ニーライエツチ
ング方法では、フォトレジスト４の中にＣＩ原子もしく
はイオンが吸収され、このフォトレジスト４内に存在す
る水（Ｈ２Ｏ）と化合して塩酸（Ｈ（Ｊ’ ）となり、
フォトレジスト自体を変質させるために、ドライエツチ
ングの特長である充分なパターン精度を得ることが難か
しく、またこの場合、アルミニウム３と化合する（ｌラ
ジカルの寿命が短かいことから、ガス放電のための電極
をアルミニウム表面に接近させるのが通例であるが、こ
のために高速イオンによるスパッタエツチングもまた同
時に進行し、フォトレジスト４に対するエツチングも行
なわれ（フォトレジストのエツチング高速はアルミニウ
ムの約７０％）でしまい、極端な場合は、フォトレジス
ト４が消失してアルミニウム３のパターニングが不能と
なることすらある。
そしてまた他のドライエツチング方法であるイオンエツ
チングの場合にも、普通アルミニウムよりもフォトレジ
ストのエツチング速度が約１．３倍程度早いために、フ
ォトレジストの厚みをアルミニウムの厚みより少なくと
も１．３倍以上にする必要があり、この場合はフォトレ
ジストの微細加工性が困難となるものであった。
チングの場合にも、普通アルミニウムよりもフォトレジ
ストのエツチング速度が約１．３倍程度早いために、フ
ォトレジストの厚みをアルミニウムの厚みより少なくと
も１．３倍以上にする必要があり、この場合はフォトレ
ジストの微細加工性が困難となるものであった。
この発明はこのような従来の実情に鑑み、エツチングす
る物質の表面をフォトレジストに代えてプラズマエツチ
ング可能な物質の薄膜で被覆させ、この薄膜をプラズマ
エツチングにより所望のパターンとした上で、この薄膜
をマスクにしてドライエツチングすることで、微細加工
し得るようにしたものである。
る物質の表面をフォトレジストに代えてプラズマエツチ
ング可能な物質の薄膜で被覆させ、この薄膜をプラズマ
エツチングにより所望のパターンとした上で、この薄膜
をマスクにしてドライエツチングすることで、微細加工
し得るようにしたものである。
以下この発明方法の一実施例につき、第２図を参照して
詳細に説明する。
詳細に説明する。
この第２図実施例は、前記第１図従来例と同様の場合を
工程順に表わしたもので、シリコン基板１上に酸化膜２
を介してアルミニウム３を形成させたのち（第２図イ）
、アルミニウム３の表面にプラズマ中の気相成長法によ
りシリコン窒化膜（以下プラズマＣＶＤ窒化膜と呼称す
る）５を形成させる（第２図口）。
工程順に表わしたもので、シリコン基板１上に酸化膜２
を介してアルミニウム３を形成させたのち（第２図イ）
、アルミニウム３の表面にプラズマ中の気相成長法によ
りシリコン窒化膜（以下プラズマＣＶＤ窒化膜と呼称す
る）５を形成させる（第２図口）。
こ＼でこのプラズマＣＶＤ窒化膜５は、２５０℃前後の
低温で形成できるため、アルミニウム３を変質させるこ
とはなく、後述するプラズマエツチングに際して微細加
工が容易な利点を有している。
低温で形成できるため、アルミニウム３を変質させるこ
とはなく、後述するプラズマエツチングに際して微細加
工が容易な利点を有している。
続いて前記プラズマＣＶＤ窒化膜５上には、前記第１図
で述べたのと同様にフォトレジスト４を塗布、乾燥させ
た上で、写真製板技術により、エツチングしたい部分の
フォトレジスト４を除去して開口部１０，１０’などを
形成させる（第２図ハ）。
で述べたのと同様にフォトレジスト４を塗布、乾燥させ
た上で、写真製板技術により、エツチングしたい部分の
フォトレジスト４を除去して開口部１０，１０’などを
形成させる（第２図ハ）。
ついでこのフォトレジスト４をマスクとして、前記プラ
ズマＣＶＤ窒化膜５の開口部ｉｏ、ｉｏ’に対応する露
出部分を、例えばＣＦ４を主成分とするガスを用いて、
プラズマエツチングにより除去しく第２図二）、かつマ
スクされていた残りのフォトレジスト４を、酸素プラズ
マ中で除去しく第２図ホ）、さらに今度はこのように開
口部１０ 、１０’が除去されたプラズマＣＶＤ窒化膜
５をマスクとして、同開口部１０ 、１０’に対応する
アルミニウム３の露出部分を、前記第１図と同様に、例
えばＣＣｌ３もしくはＢ ｒ Ｃ１１３などを主成分と
するガスプラズマ中でドライエツチングして除去する（
第２図へ）。
ズマＣＶＤ窒化膜５の開口部ｉｏ、ｉｏ’に対応する露
出部分を、例えばＣＦ４を主成分とするガスを用いて、
プラズマエツチングにより除去しく第２図二）、かつマ
スクされていた残りのフォトレジスト４を、酸素プラズ
マ中で除去しく第２図ホ）、さらに今度はこのように開
口部１０ 、１０’が除去されたプラズマＣＶＤ窒化膜
５をマスクとして、同開口部１０ 、１０’に対応する
アルミニウム３の露出部分を、前記第１図と同様に、例
えばＣＣｌ３もしくはＢ ｒ Ｃ１１３などを主成分と
するガスプラズマ中でドライエツチングして除去する（
第２図へ）。
この場合、ＣＩ原子もしくはイオンが、ガス中に含まれ
るかあるいはシリコン基板の表裏に付着している水（Ｈ
２Ｏ）と反応して塩酸（Ｈ（Ｊりとなっても、前記プラ
ズマＣＶＤ窒化膜５が侵されるようなことはなく、その
マスク性が損われず、またスパッタエツチングの効果も
、このプラズマＣＶＤ窒化膜５のエツチング速度がアル
ミニウム３の約１０％程度以下であることから全く問題
とはならない。
るかあるいはシリコン基板の表裏に付着している水（Ｈ
２Ｏ）と反応して塩酸（Ｈ（Ｊりとなっても、前記プラ
ズマＣＶＤ窒化膜５が侵されるようなことはなく、その
マスク性が損われず、またスパッタエツチングの効果も
、このプラズマＣＶＤ窒化膜５のエツチング速度がアル
ミニウム３の約１０％程度以下であることから全く問題
とはならない。
そして前記アルミニウム３のエツチングマスクとして用
いたプラズマＣＶＤ窒化膜５は、その＼ち前記ＣＦ４な
どのガスでプラズマエツチングして除去するか、あるい
はそのま５残して次の工程に移行させるかは、製作しよ
うとしているＩＣの全体的構造により自由に選択してよ
いのである。
いたプラズマＣＶＤ窒化膜５は、その＼ち前記ＣＦ４な
どのガスでプラズマエツチングして除去するか、あるい
はそのま５残して次の工程に移行させるかは、製作しよ
うとしているＩＣの全体的構造により自由に選択してよ
いのである。
またアルミニウム３のエツチングをイオンエツチングで
なすのには、前記プラズマＣＶＤ窒化膜ではあまりマス
ク性がなく適していない。
なすのには、前記プラズマＣＶＤ窒化膜ではあまりマス
ク性がなく適していない。
この場合はプラズマＣＶＤ窒化膜の代わりに、例えばク
ロームのような、イオンエツチング時にアルミニウムに
比較してエツチング速度の低い（約３Ａ）物質で、しか
もプラズマエツチングが可能（ＣＦ４ガスにより可能）
な物質を用いればよく、この場合もプロセス的には前記
第２図と同様な手法を適用できるのである。
ロームのような、イオンエツチング時にアルミニウムに
比較してエツチング速度の低い（約３Ａ）物質で、しか
もプラズマエツチングが可能（ＣＦ４ガスにより可能）
な物質を用いればよく、この場合もプロセス的には前記
第２図と同様な手法を適用できるのである。
また、前記実施例では、エツチングマスク物質のための
マスク材料にフォトレジストを用いた場合を説明したが
、例えばＸ線レジスト、電子線レジストなどを用いても
差支えなく、さらに、Ｉ Ｃの製造例について述べたが
、選択的にドライエツチングを行なう工程であればどの
ような場合にも適用できることは勿論である。
マスク材料にフォトレジストを用いた場合を説明したが
、例えばＸ線レジスト、電子線レジストなどを用いても
差支えなく、さらに、Ｉ Ｃの製造例について述べたが
、選択的にドライエツチングを行なう工程であればどの
ような場合にも適用できることは勿論である。
以上詳述したようにこの発明によれば、被エツチング物
質をプラズマ化学気相成長したシリコン窒化膜もしくは
クロームの薄膜で被覆させ、この薄膜をマスクに用いて
ドライエツチングするようにしたから、被エツチング物
質に対する微細加工を行ない得られる特長をもつもので
ある。
質をプラズマ化学気相成長したシリコン窒化膜もしくは
クロームの薄膜で被覆させ、この薄膜をマスクに用いて
ドライエツチングするようにしたから、被エツチング物
質に対する微細加工を行ない得られる特長をもつもので
ある。
第１図は従来のエツチング方法による半導体集積回路の
内部配線形成過程を示す部分断面図、第２図はこの発明
に係わるエツチング方法の実施例を同配線形成に適用し
た場合を工程順に示す部分断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・アルミニウム、４・・・・・・フォトレ
ジスト、５・・・・・・プラズマＣＶＤ窒化膜。
内部配線形成過程を示す部分断面図、第２図はこの発明
に係わるエツチング方法の実施例を同配線形成に適用し
た場合を工程順に示す部分断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・アルミニウム、４・・・・・・フォトレ
ジスト、５・・・・・・プラズマＣＶＤ窒化膜。
Claims (1)
- １ アルミニウムを素材とした金属の表面を、プラズマ
化学気相成長したシリコン窒化膜もしくはクロームの薄
膜により被覆したのち、この薄膜をプラズマエツチング
によって所望パターンに形成させ、ついでこの薄膜をマ
スクとしてアルミニウムを素材とした金属をドライエツ
チングすることを特徴とするエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12693477A JPS5835262B2 (ja) | 1977-10-21 | 1977-10-21 | エツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12693477A JPS5835262B2 (ja) | 1977-10-21 | 1977-10-21 | エツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5460237A JPS5460237A (en) | 1979-05-15 |
| JPS5835262B2 true JPS5835262B2 (ja) | 1983-08-01 |
Family
ID=14947508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12693477A Expired JPS5835262B2 (ja) | 1977-10-21 | 1977-10-21 | エツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835262B2 (ja) |
-
1977
- 1977-10-21 JP JP12693477A patent/JPS5835262B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5460237A (en) | 1979-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4285761A (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
| US4269654A (en) | Silicon nitride and silicon oxide etchant | |
| US4288283A (en) | Method of forming a microscopic pattern | |
| US4076860A (en) | Method of forming electrode wirings in semiconductor devices | |
| JP2002280388A (ja) | 半導体装置の製造方法 | |
| US3771218A (en) | Process for fabricating passivated transistors | |
| US4289574A (en) | Process for patterning metal connections on a semiconductor structure by using an aluminum oxide etch resistant layer | |
| JPH01214074A (ja) | 超伝導性酸化物材料薄膜の製造方法 | |
| JPS5846635A (ja) | 半導体素子パタ−ン形成法 | |
| JPS5835262B2 (ja) | エツチング方法 | |
| EP0058214B1 (en) | Method for increasing the resistance of a solid material surface against etching | |
| JPS61185928A (ja) | パタ−ン形成法 | |
| JP3484317B2 (ja) | 半導体装置の製造方法 | |
| JPS5931975B2 (ja) | 反転マスクの製造方法 | |
| JPS594857B2 (ja) | 半導体装置の電極、配線層形成方法 | |
| JPH0366656B2 (ja) | ||
| JPH04291345A (ja) | パターン形成方法 | |
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| JP3354959B2 (ja) | フォトマスクの製造方法 | |
| KR100257081B1 (ko) | 다결정 실리콘 산화공정을 이용한 반도체 소자 배선 제조방법 | |
| JPH03272135A (ja) | 半導体装置の製造方法 | |
| JPS6212502B2 (ja) | ||
| JPS6194326A (ja) | 半導体素子の製造方法 | |
| JPH03163452A (ja) | 微細パターンの形成方法 | |
| JPH04144136A (ja) | 半導体装置の製造方法 |