JPH0544042B2 - - Google Patents
Info
- Publication number
- JPH0544042B2 JPH0544042B2 JP56134438A JP13443881A JPH0544042B2 JP H0544042 B2 JPH0544042 B2 JP H0544042B2 JP 56134438 A JP56134438 A JP 56134438A JP 13443881 A JP13443881 A JP 13443881A JP H0544042 B2 JPH0544042 B2 JP H0544042B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は安定化電源回路に関するもので、特に
広い範囲に亘つて出力電圧の設定が自由かつ容易
に行える安定化電源回路に関するものである。
広い範囲に亘つて出力電圧の設定が自由かつ容易
に行える安定化電源回路に関するものである。
＜従来の技術、発明が解決しようとする課題＞
電池駆動する電子機器等においては、電源電圧
が比較的低く、従つてこのような電源電圧が印加
された半導体集積回路内においても低電圧の安定
化電源が望まれる場合がしばしばある。しかし従
来から用いられている安定化電源回路は、安定し
た出力電圧を導出させ得る範囲は極めて狭いため
に利用範囲が限られ、広く各種電子機器の電源回
路として実用化するには問題があつた。
が比較的低く、従つてこのような電源電圧が印加
された半導体集積回路内においても低電圧の安定
化電源が望まれる場合がしばしばある。しかし従
来から用いられている安定化電源回路は、安定し
た出力電圧を導出させ得る範囲は極めて狭いため
に利用範囲が限られ、広く各種電子機器の電源回
路として実用化するには問題があつた。
本発明は上記従来回路の問題点に鑑みてなされ
たもので、低い電源電圧、例えば1.25Vから数Ｖ
に到る出力電圧を得ることができる安定化電源回
路を提供するものである。
たもので、低い電源電圧、例えば1.25Vから数Ｖ
に到る出力電圧を得ることができる安定化電源回
路を提供するものである。
＜課題を解決するための手段＞
本発明の電源安定化回路は、
エミツタ面積が互いに異なる第一トランジスタ
のベースと第二トランジスタのベースとを接続
し、 第一抵抗の一端をエミツタ面積の小さい前記第
一トランジスタのエミツタと接続し、他端を接地
し、 前記第一トランジスタ及び第二トランジスタの
エミツタ間に第二抵抗を接続し、 前記第一トランジスタのコレクタ電流をその入
力電流とする第一カレントミラーの出力電流をそ
の入力電流とする第二カレントミラーの出力トラ
ンジスタのベース・コレクタ間にコンデンサを設
け、 前記第二カレントミラーの入力トランジスタと
出力トランジスタとのベース間に、直列に接続さ
れた第三抵抗及び第四抵抗を設け、 前記第三抵抗と第四抵抗との接続点と前記第二
カレントミラーの入力トランジスタのコレクタと
を結線し、 前記第二カレントミラーの出力トランジスタの
コレクタと前記第二トランジスタのコレクタ電流
をその入力電流とする第三カレントミラーの出力
トランジスタのコレクタとの接続点にそのベース
が接続されたトランジスタを有するホロア回路を
設け、 前記ホロア回路の出力を前記第一トランジスタ
及び第二トランジスタのベースに帰還させる回路
を設け、 前記ホロア回路の出力を出力電圧としたことを
特徴とするものである。
のベースと第二トランジスタのベースとを接続
し、 第一抵抗の一端をエミツタ面積の小さい前記第
一トランジスタのエミツタと接続し、他端を接地
し、 前記第一トランジスタ及び第二トランジスタの
エミツタ間に第二抵抗を接続し、 前記第一トランジスタのコレクタ電流をその入
力電流とする第一カレントミラーの出力電流をそ
の入力電流とする第二カレントミラーの出力トラ
ンジスタのベース・コレクタ間にコンデンサを設
け、 前記第二カレントミラーの入力トランジスタと
出力トランジスタとのベース間に、直列に接続さ
れた第三抵抗及び第四抵抗を設け、 前記第三抵抗と第四抵抗との接続点と前記第二
カレントミラーの入力トランジスタのコレクタと
を結線し、 前記第二カレントミラーの出力トランジスタの
コレクタと前記第二トランジスタのコレクタ電流
をその入力電流とする第三カレントミラーの出力
トランジスタのコレクタとの接続点にそのベース
が接続されたトランジスタを有するホロア回路を
設け、 前記ホロア回路の出力を前記第一トランジスタ
及び第二トランジスタのベースに帰還させる回路
を設け、 前記ホロア回路の出力を出力電圧としたことを
特徴とするものである。
＜実施例＞
以下に図面を用いて本発明を詳細に説明する。
図は本発明による一実施例を示す電気回路図で
いわゆるバンドギヤツプ型の安定化電源回路とし
て構成される。本発明を要約すれば、印加されて
いる電源電圧に対して電圧検出回路を設け、この
電圧検出回路の出力が設定電源電圧に対応するよ
うに帰還回路を付加して構成される。上記電圧検
出回路はベースが共通に接続された第１トランジ
スタQ1と第２トランジスタQ2を備え、設定され
た電圧で上記トランジスタQ1，Q2のコレクタ電
流が一致するように動作し、この両トランジスタ
Q1，Q2のコレクタ電流は夫々カレントミラーを
介しホロア回路に入力され、ホロア回路から出力
電圧を導出すると共にこの出力を電圧検出回路に
帰還させて、出力電圧が設定電圧となるようにバ
ランスさせる。
いわゆるバンドギヤツプ型の安定化電源回路とし
て構成される。本発明を要約すれば、印加されて
いる電源電圧に対して電圧検出回路を設け、この
電圧検出回路の出力が設定電源電圧に対応するよ
うに帰還回路を付加して構成される。上記電圧検
出回路はベースが共通に接続された第１トランジ
スタQ1と第２トランジスタQ2を備え、設定され
た電圧で上記トランジスタQ1，Q2のコレクタ電
流が一致するように動作し、この両トランジスタ
Q1，Q2のコレクタ電流は夫々カレントミラーを
介しホロア回路に入力され、ホロア回路から出力
電圧を導出すると共にこの出力を電圧検出回路に
帰還させて、出力電圧が設定電圧となるようにバ
ランスさせる。
図において、まず電圧検出回路は、NPNから
なる第１トランジスタQ1と第２トランジスタQ2
の夫々のベースが共通に接続され、該共通接続さ
れたベースは、抵抗R3を介して接地GNDされる
と共に、また抵抗R4を介して後述するホロア回
路の帰還回路となつている。ここで上記第１トラ
ンジスタQ1と第２トランジスタQ2は後述するよ
うに、設定された電源電圧のレベルでほぼコレク
タ電流が一致するように回路が設計されるもの
で、従つてまず所望のベース・エミツタ間電圧の
差ΔVBEが得られるように両トランジスタのエミ
ツタの面積が互いに相異する形状に設計されてい
る。例えば夫々のトランジスタのエミツタ面積を
EQ1，EQ2とするとEQ1：EQ2＝１：10に設計され
る。
なる第１トランジスタQ1と第２トランジスタQ2
の夫々のベースが共通に接続され、該共通接続さ
れたベースは、抵抗R3を介して接地GNDされる
と共に、また抵抗R4を介して後述するホロア回
路の帰還回路となつている。ここで上記第１トラ
ンジスタQ1と第２トランジスタQ2は後述するよ
うに、設定された電源電圧のレベルでほぼコレク
タ電流が一致するように回路が設計されるもの
で、従つてまず所望のベース・エミツタ間電圧の
差ΔVBEが得られるように両トランジスタのエミ
ツタの面積が互いに相異する形状に設計されてい
る。例えば夫々のトランジスタのエミツタ面積を
EQ1，EQ2とするとEQ1：EQ2＝１：10に設計され
る。
第１トランジスタQ1のエミツタには接地GND
との間に抵抗R1（10KΩ）が接続され、第２トラ
ンジスタQ2のエミツタは抵抗R2（2KΩ）を介して
上記第１トランジスタQ1のエミツタに接続され
ている。両トランジスタQ1，Q2には更に両トラ
ンジスタのコレクタ電流を比較して出力を導出す
るための回路が付加されている。即ち第１トラン
ジスタQ1のコレクタ電流に対して第１カレント
ミラーM1及び第２カレントミラーM2が設けら
れ、第２トランジスタQ2のコレクタ電流に対し
て第３カレントミラーM3が設けられている。第
１カレントミラーM1はベースが共通接続され、
このベースが第１トランジスタQ1のコレクタに
接続されたPNP第３トランジスタQ3及びPNPマ
ルチコレクタ第５トランジスタQ5からなり、第
２カレントミラーM2は直列接続された抵抗R5及
び抵抗R6を介してベースが互いに接続された
NPN第９トランジスタQ9及び第10トランジスタ
Q10を備えてなり、第５トランジスタQ5の一つの
コレクタが第９トランジスタQ9のコレクタ及び
抵抗R5，R6の結合点に接続されている。
との間に抵抗R1（10KΩ）が接続され、第２トラ
ンジスタQ2のエミツタは抵抗R2（2KΩ）を介して
上記第１トランジスタQ1のエミツタに接続され
ている。両トランジスタQ1，Q2には更に両トラ
ンジスタのコレクタ電流を比較して出力を導出す
るための回路が付加されている。即ち第１トラン
ジスタQ1のコレクタ電流に対して第１カレント
ミラーM1及び第２カレントミラーM2が設けら
れ、第２トランジスタQ2のコレクタ電流に対し
て第３カレントミラーM3が設けられている。第
１カレントミラーM1はベースが共通接続され、
このベースが第１トランジスタQ1のコレクタに
接続されたPNP第３トランジスタQ3及びPNPマ
ルチコレクタ第５トランジスタQ5からなり、第
２カレントミラーM2は直列接続された抵抗R5及
び抵抗R6を介してベースが互いに接続された
NPN第９トランジスタQ9及び第10トランジスタ
Q10を備えてなり、第５トランジスタQ5の一つの
コレクタが第９トランジスタQ9のコレクタ及び
抵抗R5，R6の結合点に接続されている。
第３カレントミラーM3はPNP第４トランジス
タQ4及びPNPマルチコレクタ第７トランジスタ
Q7を備え、両PNPトランジスタQ4，Q7のベース
は共通に接続されると共に上記第２トランジスタ
Q2のコレクタに接続される。第７トランジスタ
Q7の１つのコレクタは上記第５トランジスタQ5
の他方のコレクタに接続され、第７トランジスタ
Q7の他方のコレクタは前記第２カレントミラー
M2の第10トランジスタQ10のコレクタに接続され
ている。該接続点Ａには後述するように位相補償
のために第10トランジスタQ10のベースとの間に
小容量のコンデンサＣが接続される。
タQ4及びPNPマルチコレクタ第７トランジスタ
Q7を備え、両PNPトランジスタQ4，Q7のベース
は共通に接続されると共に上記第２トランジスタ
Q2のコレクタに接続される。第７トランジスタ
Q7の１つのコレクタは上記第５トランジスタQ5
の他方のコレクタに接続され、第７トランジスタ
Q7の他方のコレクタは前記第２カレントミラー
M2の第10トランジスタQ10のコレクタに接続され
ている。該接続点Ａには後述するように位相補償
のために第10トランジスタQ10のベースとの間に
小容量のコンデンサＣが接続される。
前記第１カレントミラーM1及び第２カレント
ミラーM2と第３カレントミラーM3とは、夫々ト
ランジスタQ10とトランジスタQ7のコレクタを介
して接続され、この接続点Ａから電圧検出回路の
出力が次段のホロア回路に与えられる。
ミラーM2と第３カレントミラーM3とは、夫々ト
ランジスタQ10とトランジスタQ7のコレクタを介
して接続され、この接続点Ａから電圧検出回路の
出力が次段のホロア回路に与えられる。
ホロア回路はPNPで構成された第11、第12、
第13トランジスタQ11，Q12，Q13からなる第１段
目と、PNPで構成された第14、第15、第16トラ
ンジスタQ14，Q15，Q16からなる第２段目が接続
されている。第１段ホロア回路及び第２段ホロア
回路は夫々第12、第13トランジスタQ12，Q13及
び第15、第16トランジスタQ15，Q16からなるカ
レントミラーM4，M5を含み、前記電圧検出回路
の出力点Ａは第11トランジスタQ11のベースに接
続されている。該第11トランジスタQ11のエミツ
タは第12トランジスタQ12のコレクタに接続され
ると共に、第２段ホロア回路の第14トランジスタ
Q14のベースに接続されている。第13トランジス
タQ13のベース及びコレクタは前記第５トランジ
スタQ5と第７トランジスタQ7の各コレクタが
夫々接続された点Ｂに接続されている。安定化電
源回路の出力電圧EOUTは第２段ホロア回路の第14
トランジスタQ14のエミツタと第15トランジスタ
Q15のコレクタとの接続点から導出され、該出力
電圧EOUTはまた抵抗R4を介して第１トランジス
タQ1及び第２トランジスタQ2のベースに帰還さ
れている。抵抗R7（27KΩ）は第16トランジスタ
Q16のベース及びコレクタと接地GND間に挿入さ
れた抵抗である。
第13トランジスタQ11，Q12，Q13からなる第１段
目と、PNPで構成された第14、第15、第16トラ
ンジスタQ14，Q15，Q16からなる第２段目が接続
されている。第１段ホロア回路及び第２段ホロア
回路は夫々第12、第13トランジスタQ12，Q13及
び第15、第16トランジスタQ15，Q16からなるカ
レントミラーM4，M5を含み、前記電圧検出回路
の出力点Ａは第11トランジスタQ11のベースに接
続されている。該第11トランジスタQ11のエミツ
タは第12トランジスタQ12のコレクタに接続され
ると共に、第２段ホロア回路の第14トランジスタ
Q14のベースに接続されている。第13トランジス
タQ13のベース及びコレクタは前記第５トランジ
スタQ5と第７トランジスタQ7の各コレクタが
夫々接続された点Ｂに接続されている。安定化電
源回路の出力電圧EOUTは第２段ホロア回路の第14
トランジスタQ14のエミツタと第15トランジスタ
Q15のコレクタとの接続点から導出され、該出力
電圧EOUTはまた抵抗R4を介して第１トランジス
タQ1及び第２トランジスタQ2のベースに帰還さ
れている。抵抗R7（27KΩ）は第16トランジスタ
Q16のベース及びコレクタと接地GND間に挿入さ
れた抵抗である。
次に上記構成からなる回路の動作を説明する。
まず第１トランジスタQ1及び第２トランジス
タQ2が電圧検出回路としてコレクタ電流の一致
する条件を求めると、以下の説明から判るように
両トランジスタQ1，Q2のベース電圧がほぼ1.25V
程度のときである。即ち、第１トランジスタQ1
と第２トランジスタQ2はエミツタ面積がEO1：
EO2＝１：10に設計されているためこの状態で第
１トランジスタQ1のベース・エミツタ間電圧EBE
と、第２トランジスタQ2のそれとの差ΔVBEは、
VBE＝KT／ｑ・lo Ic／I0の式よりΔVBE＝KT／
ｑ・lo10となる。上記ΔVBEの値は20℃程度の雰
囲気で動作させた場合、約60mVになる。即ち
2KΩに設計された上記抵抗R2の両端に60mVの電
圧が印加されるような電流が流れたとき、第１ト
ランジスタQ1と第２トランジスタQ2のコレクタ
電流の値は一致する。この状態で抵抗R1は第１
トランジスタQ1からの電流に加えて第２トラン
ジスタQ2からの電流が流れ込むため２倍の電流
が流れる。また抵抗R1の値は抵抗R2に対してR1
＝5R2に設計されているため、抵抗R1には600mV
の電圧が生じる。第２トランジスタQ2のエミツ
タ面積は第１トランジスタQ1のそれの10倍に設
定してあるので、ベース・エミツタ間電圧VBEが
等しいときには、Q2のコレクタ電流はQ1のコレ
クタ電流の10倍となる。逆に、コレクタ電流が等
しくなる場合を考えると、 VBE＝KT／ｑ・loIc／I0の式から （Ｋ：ボルツマン定数、Ｔ：絶対温度 ｑ：電子の電荷、Io：逆方向飽和電流） Q2のI0はQ1のI0の10倍なので、 VBE（Q1）＝Ｖ（R2）＋VBE（Q2） に上式を代入して、 （但し、Ｖ（R2）は抵抗R2の両端電圧） KT／ｑ・loIc1／I0＝Ｖ（R2）＋KT／ｑ・loIc2／
10×I0 Ic1＝Ic2（＝Ic）となるためには、 Ｖ（R2）＝KT／ｑ（lo Ic／I0−lo Ic／10・I0） ＝KT／ｑ lo10 Ｋ／ｑ＝8.62×10-5Vを代入して Ｔ＝300〓のとき Ｖ（R2）≒60mV このとき、R2（2KΩ）の両端に60mV発生して
いるということは、Q2のエミツタ電流は30μAで
あり、Q1も同じであるので、R1には60μAの電流
が流れ、R1の両端の電圧は600mVとなる。一方、
第１トランジスタQ1には30μAのコレクタ電流が
流れているため、第１トランジスタQ1のベー
ス・エミツタ間電圧VBEは20℃の雰囲気で、通常
の集積回路を構成するトランジスタのβ＝100程
度の条件を適用することにより約650mVとなる。
このような動作状態を導く第１トランジスタQ1、
第２トランジスタQ2のベース電位を求めると
1.25V程度になる。
タQ2が電圧検出回路としてコレクタ電流の一致
する条件を求めると、以下の説明から判るように
両トランジスタQ1，Q2のベース電圧がほぼ1.25V
程度のときである。即ち、第１トランジスタQ1
と第２トランジスタQ2はエミツタ面積がEO1：
EO2＝１：10に設計されているためこの状態で第
１トランジスタQ1のベース・エミツタ間電圧EBE
と、第２トランジスタQ2のそれとの差ΔVBEは、
VBE＝KT／ｑ・lo Ic／I0の式よりΔVBE＝KT／
ｑ・lo10となる。上記ΔVBEの値は20℃程度の雰
囲気で動作させた場合、約60mVになる。即ち
2KΩに設計された上記抵抗R2の両端に60mVの電
圧が印加されるような電流が流れたとき、第１ト
ランジスタQ1と第２トランジスタQ2のコレクタ
電流の値は一致する。この状態で抵抗R1は第１
トランジスタQ1からの電流に加えて第２トラン
ジスタQ2からの電流が流れ込むため２倍の電流
が流れる。また抵抗R1の値は抵抗R2に対してR1
＝5R2に設計されているため、抵抗R1には600mV
の電圧が生じる。第２トランジスタQ2のエミツ
タ面積は第１トランジスタQ1のそれの10倍に設
定してあるので、ベース・エミツタ間電圧VBEが
等しいときには、Q2のコレクタ電流はQ1のコレ
クタ電流の10倍となる。逆に、コレクタ電流が等
しくなる場合を考えると、 VBE＝KT／ｑ・loIc／I0の式から （Ｋ：ボルツマン定数、Ｔ：絶対温度 ｑ：電子の電荷、Io：逆方向飽和電流） Q2のI0はQ1のI0の10倍なので、 VBE（Q1）＝Ｖ（R2）＋VBE（Q2） に上式を代入して、 （但し、Ｖ（R2）は抵抗R2の両端電圧） KT／ｑ・loIc1／I0＝Ｖ（R2）＋KT／ｑ・loIc2／
10×I0 Ic1＝Ic2（＝Ic）となるためには、 Ｖ（R2）＝KT／ｑ（lo Ic／I0−lo Ic／10・I0） ＝KT／ｑ lo10 Ｋ／ｑ＝8.62×10-5Vを代入して Ｔ＝300〓のとき Ｖ（R2）≒60mV このとき、R2（2KΩ）の両端に60mV発生して
いるということは、Q2のエミツタ電流は30μAで
あり、Q1も同じであるので、R1には60μAの電流
が流れ、R1の両端の電圧は600mVとなる。一方、
第１トランジスタQ1には30μAのコレクタ電流が
流れているため、第１トランジスタQ1のベー
ス・エミツタ間電圧VBEは20℃の雰囲気で、通常
の集積回路を構成するトランジスタのβ＝100程
度の条件を適用することにより約650mVとなる。
このような動作状態を導く第１トランジスタQ1、
第２トランジスタQ2のベース電位を求めると
1.25V程度になる。
今両トランジスタQ1，Q2のベースには抵抗R3
及びR4を含む帰還回路が接続されているため、
出力電圧をEputとすると、 Eput・（R3／R3＋R4）＝1.25V のときに両トランジスタQ1，Q2のコレクタ電流
がバランスするように帰還が働き、Eputとして安
定した電源電圧が出力されることになる。上記式
からも明らかなように抵抗R4を零に設計すれば
出力電圧はEput＝1.25Vとなり、抵抗R4の値を選
ぶことによつて出力電圧Eputを広い範囲に亘つて
変えることができる。
及びR4を含む帰還回路が接続されているため、
出力電圧をEputとすると、 Eput・（R3／R3＋R4）＝1.25V のときに両トランジスタQ1，Q2のコレクタ電流
がバランスするように帰還が働き、Eputとして安
定した電源電圧が出力されることになる。上記式
からも明らかなように抵抗R4を零に設計すれば
出力電圧はEput＝1.25Vとなり、抵抗R4の値を選
ぶことによつて出力電圧Eputを広い範囲に亘つて
変えることができる。
処でホロア回路において、第11トランジスタ
Q11のエミツタ電流は、第５トランジスタQ5及び
第７トランジスタQ7から第４カレントミラーM4
を介して引いているため、第２カレントミラー
M2の第９トランジスタQ9及び第10トランジスタ
Q10の各コレクタ電流の和に等しくなる。従つて
電圧検出回路の出力を第11トランジスタQ11に与
えることに対しては、第２カレントミラーM2の
トランジスタQ9，Q10のベース電流の影響による
カレントミラーの誤差を打ち消させることができ
る。
Q11のエミツタ電流は、第５トランジスタQ5及び
第７トランジスタQ7から第４カレントミラーM4
を介して引いているため、第２カレントミラー
M2の第９トランジスタQ9及び第10トランジスタ
Q10の各コレクタ電流の和に等しくなる。従つて
電圧検出回路の出力を第11トランジスタQ11に与
えることに対しては、第２カレントミラーM2の
トランジスタQ9，Q10のベース電流の影響による
カレントミラーの誤差を打ち消させることができ
る。
尚実施例の回路では第９トランジスタQ9のコ
レクタと抵抗R5，R6の中点とを直接結んでいる
が、間にダイオードを挿入して電位的なバランス
の改善を図ることももできる。
レクタと抵抗R5，R6の中点とを直接結んでいる
が、間にダイオードを挿入して電位的なバランス
の改善を図ることももできる。
上記実施例の回路は起動特性にすぐれている。
即ち、電源投入時にもし起動しないとすると、出
力が導出されている第14トランジスタQ14のベー
スは、第12トランジスタQ12、第13トランジスタ
Q13からなるカレントミラーM4によつて下に下げ
られることはない。従つて第14トランジスタQ14
のエミツタは十分高い電位に上がり、第１トラン
ジスタQ1、第２トランジスタQ2にコレクタ電流
が流れ出すことになり、起動しない可能性はな
い。
即ち、電源投入時にもし起動しないとすると、出
力が導出されている第14トランジスタQ14のベー
スは、第12トランジスタQ12、第13トランジスタ
Q13からなるカレントミラーM4によつて下に下げ
られることはない。従つて第14トランジスタQ14
のエミツタは十分高い電位に上がり、第１トラン
ジスタQ1、第２トランジスタQ2にコレクタ電流
が流れ出すことになり、起動しない可能性はな
い。
また実施例の回路では特別に位相補償を施こす
必要がない。即ちトランジスタQ1，Q2に対して
初段はエミツタ抵抗が大きく、次段はカレントミ
ラーより成るため、利得段が第10トランジスタ
Q10のみとなるため比較的安定する。出力端に容
量性のものが接続される場合の安定性等を考慮し
て、実施例に示すように抵抗R5，R6を接続する。
即ちカレントミラーの場合ベース側のダイオード
特性でベース側インピーダンスが低く、第10トラ
ンジスタQ10のコレクタ・ベース間にコンデンサ
を挿入しても効果が低いため、前述のように第９
トランジスタQ9と第10トランジスタQ10の両ベー
ス間に抵抗R5，R6を挿入して、交流的なインピ
ーダンスを増加させる。
必要がない。即ちトランジスタQ1，Q2に対して
初段はエミツタ抵抗が大きく、次段はカレントミ
ラーより成るため、利得段が第10トランジスタ
Q10のみとなるため比較的安定する。出力端に容
量性のものが接続される場合の安定性等を考慮し
て、実施例に示すように抵抗R5，R6を接続する。
即ちカレントミラーの場合ベース側のダイオード
特性でベース側インピーダンスが低く、第10トラ
ンジスタQ10のコレクタ・ベース間にコンデンサ
を挿入しても効果が低いため、前述のように第９
トランジスタQ9と第10トランジスタQ10の両ベー
ス間に抵抗R5，R6を挿入して、交流的なインピ
ーダンスを増加させる。
＜発明の効果＞
以上本発明によれば、比較的低い電源電圧に対
して安定化電源を得ることができ、電池駆動され
る電子機器に対して非常に実用的な安定化電源回
路を得ることができる。また回路は起動が確実で
複雑な位相補償を必要とせず、信頼の高い動作を
行わせることができる。
して安定化電源を得ることができ、電池駆動され
る電子機器に対して非常に実用的な安定化電源回
路を得ることができる。また回路は起動が確実で
複雑な位相補償を必要とせず、信頼の高い動作を
行わせることができる。
図は本発明による一実施例を示す電気回路図で
ある。 Q1〜Q16：トランジスタ、R1〜R7：抵抗、Ｃ：
容量。
ある。 Q1〜Q16：トランジスタ、R1〜R7：抵抗、Ｃ：
容量。
Claims (1)
- 【特許請求の範囲】 １ エミツタ面積が互いに異なる第一トランジス
タのベースと第二トランジスタのベースとを接続
し、 第一抵抗の一端をエミツタ面積の小さい前記第
一トランジスタのエミツタと接続し、他端を接地
し、 前記第一トランジスタ及び第二トランジスタの
エミツタ間に第二抵抗を接続し、 前記第一トランジスタのコレクタ電流をその入
力電流とする第一カレントミラーの出力電流をそ
の入力電流とする第二カレントミラーの出力トラ
ンジスタのベース・コレクタ間にコンデンサを設
け、 前記第二カレントミラーの入力トランジスタと
出力トランジスタとのベース間に、直列に接続さ
れた第三抵抗及び第四抵抗を設け、 前記第三抵抗と第四抵抗との接続点と前記第二
カレントミラーの入力トランジスタのコレクタと
を結線し、 前記第二カレントミラーの出力トランジスタの
コレクタと前記第二トランジスタのコレクタ電流
をその入力電流とする第三カレントミラーの出力
トランジスタのコレクタとの接続点にそのベース
が接続されたトランジスタを有するホロア回路を
設け、 前記ホロア回路の出力を前記第一トランジスタ
及び第二トランジスタのベースに帰還させる回路
を設け、 前記ホロア回路の出力を出力電圧としたことを
特徴とする安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13443881A JPS5835612A (ja) | 1981-08-26 | 1981-08-26 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13443881A JPS5835612A (ja) | 1981-08-26 | 1981-08-26 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835612A JPS5835612A (ja) | 1983-03-02 |
| JPH0544042B2 true JPH0544042B2 (ja) | 1993-07-05 |
Family
ID=15128359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13443881A Granted JPS5835612A (ja) | 1981-08-26 | 1981-08-26 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835612A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0752371B2 (ja) * | 1983-11-25 | 1995-06-05 | 株式会社日立製作所 | 定電圧回路 |
| JPS6151219A (ja) * | 1984-08-21 | 1986-03-13 | Toshiba Corp | 定電流供給回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3887863A (en) * | 1973-11-28 | 1975-06-03 | Analog Devices Inc | Solid-state regulated voltage supply |
| JPS517975A (en) * | 1974-02-08 | 1976-01-22 | Joji Rotsukaku | Shindosu nyoru denryusodenki |
| US3979689A (en) * | 1975-01-29 | 1976-09-07 | Rca Corporation | Differential amplifier circuit |
| JPS5346254A (en) * | 1976-10-08 | 1978-04-25 | Pioneer Electronic Corp | Phase compensating circuit |
-
1981
- 1981-08-26 JP JP13443881A patent/JPS5835612A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5835612A (ja) | 1983-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JP2861593B2 (ja) | 基準電圧発生回路 | |
| US4578633A (en) | Constant current source circuit | |
| JPH0123802B2 (ja) | ||
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JPS6346444B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0225561B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPS6357808B2 (ja) | ||
| JPS6258009B2 (ja) | ||
| JP3400354B2 (ja) | 電流源回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH0237548B2 (ja) | Batsuteriichetsukaakairo | |
| JPH0229450Y2 (ja) | ||
| JPH0241925Y2 (ja) | ||
| JPS6117621Y2 (ja) | ||
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0151207B2 (ja) | ||
| JPH0820915B2 (ja) | 定電流回路 | |
| JPH0346848B2 (ja) | ||
| JPH0546096Y2 (ja) | ||
| JPS5835612A (ja) | 安定化電源回路 | |
| JP2848330B2 (ja) | カレントミラー回路 |