JPH0514571Y2 - - Google Patents
Info
- Publication number
- JPH0514571Y2 JPH0514571Y2 JP7236086U JP7236086U JPH0514571Y2 JP H0514571 Y2 JPH0514571 Y2 JP H0514571Y2 JP 7236086 U JP7236086 U JP 7236086U JP 7236086 U JP7236086 U JP 7236086U JP H0514571 Y2 JPH0514571 Y2 JP H0514571Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- whose
- diode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000003503 early effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、初段および次段差動増幅器と各々の
負荷により構成され、出力を初段差動増幅器に帰
還させ、かつ初段または次段の差動増幅器の相互
コンダクタンスを制御することにより、出力イン
ピーダンスを制御する可変インピーダンス回路に
関する。
負荷により構成され、出力を初段差動増幅器に帰
還させ、かつ初段または次段の差動増幅器の相互
コンダクタンスを制御することにより、出力イン
ピーダンスを制御する可変インピーダンス回路に
関する。
従来、この種の可変インピーダンス回路は自動
利得制御特性をもつた増幅器に適用されている。
この自動利得制御特性とは、第２図に示されるよ
うに入力信号レベルがある値より大きくなつても
出力レベルを歪まずに一定のレベルに保つ特性で
ある。
利得制御特性をもつた増幅器に適用されている。
この自動利得制御特性とは、第２図に示されるよ
うに入力信号レベルがある値より大きくなつても
出力レベルを歪まずに一定のレベルに保つ特性で
ある。
第３図は自動利得制御特性をもつた増幅器の従
来例のブロツク図である。交流信号源３からコン
デンサ９、抵抗８を介して信号を入力し、利得設
定抵抗４１，４２で利得を設定された固定利得増
幅器５の交流出力は検波・整流回路６にて直流変
換され、制御回路７を通し全帰還増幅器３０の開
放利得を制御する。全帰還増幅器３０の出力イン
ピーダンスはその固有出力インピーダンスを開放
利得で割つた値であるため、開放利得を制御する
ことにより点Ｂのインピーダンスを制御し、点Ｂ
と点Ａをコンデンサ２９で接続して、点Ａのイン
ピーダンスを制御することができる。固定利得増
幅器５の入力信号レベルは信号源３の信号レベル
を固定抵抗８と全帰還増幅器３０の出力インピー
ダンスで分圧したものとなるため、出力レベルを
一定とすることができる。つまり、全帰還増幅器
３０は可変インピーダンス回路として動作してい
る。
来例のブロツク図である。交流信号源３からコン
デンサ９、抵抗８を介して信号を入力し、利得設
定抵抗４１，４２で利得を設定された固定利得増
幅器５の交流出力は検波・整流回路６にて直流変
換され、制御回路７を通し全帰還増幅器３０の開
放利得を制御する。全帰還増幅器３０の出力イン
ピーダンスはその固有出力インピーダンスを開放
利得で割つた値であるため、開放利得を制御する
ことにより点Ｂのインピーダンスを制御し、点Ｂ
と点Ａをコンデンサ２９で接続して、点Ａのイン
ピーダンスを制御することができる。固定利得増
幅器５の入力信号レベルは信号源３の信号レベル
を固定抵抗８と全帰還増幅器３０の出力インピー
ダンスで分圧したものとなるため、出力レベルを
一定とすることができる。つまり、全帰還増幅器
３０は可変インピーダンス回路として動作してい
る。
第４図は第３図の全帰還増幅器３０を具体的に
示した回路図である。この従来例においては全帰
還増幅器３０は初段、次段差動増幅器でなつてい
る。初段差動増幅器は、ベースが点Ｂ、コレクタ
がアースにそれぞれ接続されたトランジスタ２０
と、ベースが基準電源２に、コレクタがアースに
それぞれ接続されたトランジスタ２１と、ベース
がトランジスタ２０のエミツタに、コレクタがダ
イオード２３のアノードに、エミツタが抵抗２６
を介して定電流源２７の一端にそれぞれ接続され
たトランジスタ１８と、ベースがトランジスタ２
１のエミツタに、コレクタがダイオード２２のア
ノードに、エミツタが抵抗２５を介して定電流源
２７の一端にそれぞれ接続されたトランジスタ１
９と、定電流源２７の他端に接続された電源と、
ダイオード２２，２３のカソードのアノードが接
続されカソードがアースに接続されたダイオード
２４とで構成されている。また、次段差動増幅器
は、ベースがダイオード２２のアノード、コレク
タが点Ｂにそれぞれ接続されたトランジスタ１７
と、コレクタが点Ｂ、エミツタが電源１の正極側
に接続されたトランジスタ１１と、エミツタが電
源１の正極側にベース、コレクタがトランジスタ
１１のベースに接続されたトランジスタ１０と、
コレクタがトランジスタ１０のコレクタに、ベー
スがダイオード２３のアノードに接続されたトラ
ンジスタ１６と、一端がトランジスタ１６，１７
のエミツタに、他端が電源１の負極側にそれぞれ
接続された制御回路７により制御される可変電流
源２８とで構成されている。
示した回路図である。この従来例においては全帰
還増幅器３０は初段、次段差動増幅器でなつてい
る。初段差動増幅器は、ベースが点Ｂ、コレクタ
がアースにそれぞれ接続されたトランジスタ２０
と、ベースが基準電源２に、コレクタがアースに
それぞれ接続されたトランジスタ２１と、ベース
がトランジスタ２０のエミツタに、コレクタがダ
イオード２３のアノードに、エミツタが抵抗２６
を介して定電流源２７の一端にそれぞれ接続され
たトランジスタ１８と、ベースがトランジスタ２
１のエミツタに、コレクタがダイオード２２のア
ノードに、エミツタが抵抗２５を介して定電流源
２７の一端にそれぞれ接続されたトランジスタ１
９と、定電流源２７の他端に接続された電源と、
ダイオード２２，２３のカソードのアノードが接
続されカソードがアースに接続されたダイオード
２４とで構成されている。また、次段差動増幅器
は、ベースがダイオード２２のアノード、コレク
タが点Ｂにそれぞれ接続されたトランジスタ１７
と、コレクタが点Ｂ、エミツタが電源１の正極側
に接続されたトランジスタ１１と、エミツタが電
源１の正極側にベース、コレクタがトランジスタ
１１のベースに接続されたトランジスタ１０と、
コレクタがトランジスタ１０のコレクタに、ベー
スがダイオード２３のアノードに接続されたトラ
ンジスタ１６と、一端がトランジスタ１６，１７
のエミツタに、他端が電源１の負極側にそれぞれ
接続された制御回路７により制御される可変電流
源２８とで構成されている。
第５図は、第４図の可変電流源２８を定電流源
２７に、定電流源２７を可変電流源２８に置換え
た構成となつている。
２７に、定電流源２７を可変電流源２８に置換え
た構成となつている。
ここで、
Vcc……電源１の電位、
Vref……基準電源２の電位、
V10，V16，V17……トランジスタ１０，１６，
１７のベース・エミツタ間電圧、 V22，V23，V24……ダイオード２２，２３，２
４のアノード・カソード間電圧、 とすると、トランジスタ１６のコレクタ・エミツ
タ間電圧は Vcc−V10−（V23＋V24−V16） ≒Vcc−1.4（Ｖ） で与えられるのに対し、トランジスタ１７のコレ
クタ・エミツタ間電圧は Vref−（V22＋V24−V17）≒Vref−0.7（Ｖ） で与えられる。すなわち、トランジスタ１６，１
７のコレクタ・エミツタ間電圧が異なつている。
このため第６図に示すようにトランジスタのアー
リー効果によつてトランジスタ１６と１７のコレ
クタ電流に差が生じ、これによりトランジスタ１
９のコレクタ電流とトランジスタ１８のコレクタ
電流に差を生じ、さらにはトランジスタ２０とト
ランジスタ２１のベース電位に差を生じる。以下
に具体的数値例を示す。第４図の回路においてト
ランジスタ１６，１７のコレクタ電流をそれぞれ
Ic16，Ic17とするとトランジスタ１６のベースと
トランジスタ１７のベース電位の差ΔV16-17は
ΔV16-17＝kT／ｑln Ic16／Ic17で表わされる。この ΔV16-17はそのままダイオード２２のアノードと
ダイオード２３のアノード間の電圧差となる。よ
つて、トランジスタ１８，１９のコレクタ電流を
Ic18，Ic19とすると、Ic19／Ic18＝Ic17／Ic16とな
る。
１７のベース・エミツタ間電圧、 V22，V23，V24……ダイオード２２，２３，２
４のアノード・カソード間電圧、 とすると、トランジスタ１６のコレクタ・エミツ
タ間電圧は Vcc−V10−（V23＋V24−V16） ≒Vcc−1.4（Ｖ） で与えられるのに対し、トランジスタ１７のコレ
クタ・エミツタ間電圧は Vref−（V22＋V24−V17）≒Vref−0.7（Ｖ） で与えられる。すなわち、トランジスタ１６，１
７のコレクタ・エミツタ間電圧が異なつている。
このため第６図に示すようにトランジスタのアー
リー効果によつてトランジスタ１６と１７のコレ
クタ電流に差が生じ、これによりトランジスタ１
９のコレクタ電流とトランジスタ１８のコレクタ
電流に差を生じ、さらにはトランジスタ２０とト
ランジスタ２１のベース電位に差を生じる。以下
に具体的数値例を示す。第４図の回路においてト
ランジスタ１６，１７のコレクタ電流をそれぞれ
Ic16，Ic17とするとトランジスタ１６のベースと
トランジスタ１７のベース電位の差ΔV16-17は
ΔV16-17＝kT／ｑln Ic16／Ic17で表わされる。この ΔV16-17はそのままダイオード２２のアノードと
ダイオード２３のアノード間の電圧差となる。よ
つて、トランジスタ１８，１９のコレクタ電流を
Ic18，Ic19とすると、Ic19／Ic18＝Ic17／Ic16とな
る。
ここでIc19−Ic18＝２×gn×ΔV19-18で表わされ
る ただし、 gn……トランジスタ１８，１９、抵抗２５，
２６で構成される差動増幅器の相互コンダ
クタンス ΔV19-18……トランジスタ１９のベース電位と
トランジスタ１８のベース電位の電圧差 また、定電流２７の電流値をI0とすれば Ic18＝I0／（１＋Ic17／Ic16）， Ic19＝I0／（１＋Ic16／Ic17） ゆえに I0（Ic17／Ic16−Ic16／Ic17）／２＋Ic17／Ic16
＋Ic17／Ic16×１／２×gn＝ΔV19-18…(1) と表わされる。
る ただし、 gn……トランジスタ１８，１９、抵抗２５，
２６で構成される差動増幅器の相互コンダ
クタンス ΔV19-18……トランジスタ１９のベース電位と
トランジスタ１８のベース電位の電圧差 また、定電流２７の電流値をI0とすれば Ic18＝I0／（１＋Ic17／Ic16）， Ic19＝I0／（１＋Ic16／Ic17） ゆえに I0（Ic17／Ic16−Ic16／Ic17）／２＋Ic17／Ic16
＋Ic17／Ic16×１／２×gn＝ΔV19-18…(1) と表わされる。
トランジスタ１６，１７のアーリー電圧を
20V，Vccを10V、基準電源２の電圧Vrefを5Vと
すると、トランジスタ１６のコレクタ・エミツタ
間電圧は8.4V、トランジスタ１７のコレクタ・
エミツタ間電圧は4.3V、従つてトランジスタ１
６と１７のコレクタ電流比はIc17／Ic16＝4.3＋
20／8.4＋20＝24.3／28.4となる。I0の値を200μA、
エミツタ抵抗２５，２６の値を750Ωとすれば相
互コンダクタンスgnは4.96×10-4Ｓ（シーメンス）
となり、ΔV19-18は12.2mVとなる。この結果、
固定利得増幅器５の入力点Ａと可変インピーダン
ス回路の出力点Ｂを直結すると、上記の電圧差も
直流増幅してしまい固定利得増幅器５の出力動作
点Ｃがずれてしまい、自動利得制御特性のあば
れ、出力信号の歪率の悪化等をひきおこす。
20V，Vccを10V、基準電源２の電圧Vrefを5Vと
すると、トランジスタ１６のコレクタ・エミツタ
間電圧は8.4V、トランジスタ１７のコレクタ・
エミツタ間電圧は4.3V、従つてトランジスタ１
６と１７のコレクタ電流比はIc17／Ic16＝4.3＋
20／8.4＋20＝24.3／28.4となる。I0の値を200μA、
エミツタ抵抗２５，２６の値を750Ωとすれば相
互コンダクタンスgnは4.96×10-4Ｓ（シーメンス）
となり、ΔV19-18は12.2mVとなる。この結果、
固定利得増幅器５の入力点Ａと可変インピーダン
ス回路の出力点Ｂを直結すると、上記の電圧差も
直流増幅してしまい固定利得増幅器５の出力動作
点Ｃがずれてしまい、自動利得制御特性のあば
れ、出力信号の歪率の悪化等をひきおこす。
以上はトランジスタ１６，１７について述べた
が同様のことがトランジスタ１０，１１について
も言える。このため従来の回路例では固定利得増
幅器５と可変インピーダンス回路の出力点Ｂはコ
ンデンサ２９で結合しなければならず、部品の増
加、および集積回路化した場合ピン数の増加とい
う欠点がある。
が同様のことがトランジスタ１０，１１について
も言える。このため従来の回路例では固定利得増
幅器５と可変インピーダンス回路の出力点Ｂはコ
ンデンサ２９で結合しなければならず、部品の増
加、および集積回路化した場合ピン数の増加とい
う欠点がある。
（問題点を解決するための手段）
本考案は、出力端の出力インピーダンスが制御
回路からの制御出力によつて制御される全帰還増
幅器であり、初段差動増幅器および次段差動増幅
器から構成され、前記初段差動増幅器は、ベース
が基準電圧源に接続されコレクタが共通電位に接
続された第一トランジスタと、ベースが前記出力
端に接続されコレクタが共通電位に接続された第
二トランジスタと、ベースが前記第一トランジス
タのエミツタに接続された第三トランジスタと、
ベースが前記第二トランジスタのエミツタに接続
された第四トランジスタと、一端が前記第三トラ
ンジスタおよび前記第四トランジスタのエミツタ
に抵抗を介して接続され他端が電源に接続された
第一電流源と、前記第三トランジスタのコレクタ
にアノードが接続された第一ダイオードと、前記
第四トランジスタのコレクタにアノードが接続さ
れた第二ダイオードと、前記第一ダイオードおよ
び前記第二ダイオードのカソードがアノードに接
続され、カソードが共通電位に接続された第三ダ
イオードとを備え、前記次段差動増幅器は、ベー
スが前記第四トランジスタのコレクタに接続され
た第五トランジスタと、ベースが前記第三トラン
ジスタのコレクタに接続され、コレクタが出力端
に接続された第六トランジスタと、電流流入端が
前記電源に接続され電流流出端が前記第五トラン
ジスタのコレクタおよび前記出力端に接続され前
記第五トランジスタおよび前記第六トランジスタ
の負荷となる第一カレントミラー回路と、一端が
前記第五トランジスタおよび第六トランジスタの
エミツタに共通に接続され他端が共通電位に接続
された第二電流源とを備え、前記第一電流源また
は第二電流源の一方が前記制御回路の制御出力に
よりその電流が制御される可変電流源であり、他
方の電流源が定電流源である可変インピーダンス
回路において、 前記次段差動増幅器の前記第一カレントミラー
回路と前記第五トランジスタのコレクタおよび前
記出力端との間に挿入された第二カレントミラー
回路と、前記出力端にアノードが接続され、前記
次段差動増幅器の第六トランジスタのコレクタに
カソードが接続された第四ダイオードと、ベース
が前記基準電圧源に接続され、コレクタが前記第
二カレントミラー回路に、エミツタが前記第五ト
ランジスタのコレクタに接続された第７トランジ
スタとを備えたことを特徴とする。
回路からの制御出力によつて制御される全帰還増
幅器であり、初段差動増幅器および次段差動増幅
器から構成され、前記初段差動増幅器は、ベース
が基準電圧源に接続されコレクタが共通電位に接
続された第一トランジスタと、ベースが前記出力
端に接続されコレクタが共通電位に接続された第
二トランジスタと、ベースが前記第一トランジス
タのエミツタに接続された第三トランジスタと、
ベースが前記第二トランジスタのエミツタに接続
された第四トランジスタと、一端が前記第三トラ
ンジスタおよび前記第四トランジスタのエミツタ
に抵抗を介して接続され他端が電源に接続された
第一電流源と、前記第三トランジスタのコレクタ
にアノードが接続された第一ダイオードと、前記
第四トランジスタのコレクタにアノードが接続さ
れた第二ダイオードと、前記第一ダイオードおよ
び前記第二ダイオードのカソードがアノードに接
続され、カソードが共通電位に接続された第三ダ
イオードとを備え、前記次段差動増幅器は、ベー
スが前記第四トランジスタのコレクタに接続され
た第五トランジスタと、ベースが前記第三トラン
ジスタのコレクタに接続され、コレクタが出力端
に接続された第六トランジスタと、電流流入端が
前記電源に接続され電流流出端が前記第五トラン
ジスタのコレクタおよび前記出力端に接続され前
記第五トランジスタおよび前記第六トランジスタ
の負荷となる第一カレントミラー回路と、一端が
前記第五トランジスタおよび第六トランジスタの
エミツタに共通に接続され他端が共通電位に接続
された第二電流源とを備え、前記第一電流源また
は第二電流源の一方が前記制御回路の制御出力に
よりその電流が制御される可変電流源であり、他
方の電流源が定電流源である可変インピーダンス
回路において、 前記次段差動増幅器の前記第一カレントミラー
回路と前記第五トランジスタのコレクタおよび前
記出力端との間に挿入された第二カレントミラー
回路と、前記出力端にアノードが接続され、前記
次段差動増幅器の第六トランジスタのコレクタに
カソードが接続された第四ダイオードと、ベース
が前記基準電圧源に接続され、コレクタが前記第
二カレントミラー回路に、エミツタが前記第五ト
ランジスタのコレクタに接続された第７トランジ
スタとを備えたことを特徴とする。
従つて本考案の可変インピーダンス回路を自動
利得制御特性をもつた増幅器に適用すれば、可変
インピーダンス回路の出力端の直流電圧が増幅器
の入力端の直流バイアス電圧とほぼ等しくなるの
でコンデンサなしに直結することができる。
利得制御特性をもつた増幅器に適用すれば、可変
インピーダンス回路の出力端の直流電圧が増幅器
の入力端の直流バイアス電圧とほぼ等しくなるの
でコンデンサなしに直結することができる。
次に、本考案の実施例について図面を参照して
説明する。
説明する。
第１図は本考案の可変インピーダンス回路を有
する自動利得制御特性をもつた増幅器の一実施例
を示す回路図である。
する自動利得制御特性をもつた増幅器の一実施例
を示す回路図である。
本実施例は、第４図の従来例の回路にトランジ
スタ１２，１３，１４、ダイオード１５を追加し
て構成されている。トランジスタ１４、ダイオー
ド１５の追加によりトランジスタ１６，１７のコ
レクタ・エミツタ間電圧はいずれもおよそVref
−1.4（Ｖ）となりトランジスタのアーリー効果の
影響は無視できる。また、トランジスタ１２，１
３の追加によりトランジスタ１０，１１のコレク
タ・エミツタ間電圧はいずれも約0.7Vであり同
じくアーリー効果の影響は無視できる。
スタ１２，１３，１４、ダイオード１５を追加し
て構成されている。トランジスタ１４、ダイオー
ド１５の追加によりトランジスタ１６，１７のコ
レクタ・エミツタ間電圧はいずれもおよそVref
−1.4（Ｖ）となりトランジスタのアーリー効果の
影響は無視できる。また、トランジスタ１２，１
３の追加によりトランジスタ１０，１１のコレク
タ・エミツタ間電圧はいずれも約0.7Vであり同
じくアーリー効果の影響は無視できる。
ここで、具体例として、Vcc＝10V、Vref＝5V
とすると、トランジスタ１６，１７のコレクタ・
エミツタ間電圧はいずれも3.6Vとなり、その差
は0.1V以下である。このときIc16／Ic17は最大で
も23.6／23.7程度となり、(1)式によりΔV19-18を
求めると0.21mVとなり、従来例の12.2mVに比較
して１／57に改善できる。
とすると、トランジスタ１６，１７のコレクタ・
エミツタ間電圧はいずれも3.6Vとなり、その差
は0.1V以下である。このときIc16／Ic17は最大で
も23.6／23.7程度となり、(1)式によりΔV19-18を
求めると0.21mVとなり、従来例の12.2mVに比較
して１／57に改善できる。
上述のようにアーリー効果が無視できるため点
Ｂの電圧と基準電源２の電圧との差を低減でき、
点Ａと点Ｂとが直結されている。
Ｂの電圧と基準電源２の電圧との差を低減でき、
点Ａと点Ｂとが直結されている。
以上説明したように本考案は、従来の可変イン
ピーダンス回路において、次段差動増幅器の負荷
となるウイルソンのカレントミラー回路と、出力
端と次段差動増幅器のコレクタとの間に挿入され
たダイオードと、エミツタ、コレクタ、ベースを
それぞれ次段差動増幅器の前記コレクタと異なる
コレクタ、前記カレントミラー回路の低インピー
ダンス側、出力端子と直流的に等電位の電圧源に
接続したトランジスタとを有することにより、ト
ランジスタのアーリー効果によるＢ点と基準電圧
との電圧差を低減でき、従来不可能であつた可変
インピーダンス回路と固定利得増幅器の直接接続
が可能となり、カツプリングコンデンサを必要と
しない、集積回路化に有利な自動利得制御装置が
可能となる効果がある。
ピーダンス回路において、次段差動増幅器の負荷
となるウイルソンのカレントミラー回路と、出力
端と次段差動増幅器のコレクタとの間に挿入され
たダイオードと、エミツタ、コレクタ、ベースを
それぞれ次段差動増幅器の前記コレクタと異なる
コレクタ、前記カレントミラー回路の低インピー
ダンス側、出力端子と直流的に等電位の電圧源に
接続したトランジスタとを有することにより、ト
ランジスタのアーリー効果によるＢ点と基準電圧
との電圧差を低減でき、従来不可能であつた可変
インピーダンス回路と固定利得増幅器の直接接続
が可能となり、カツプリングコンデンサを必要と
しない、集積回路化に有利な自動利得制御装置が
可能となる効果がある。
第１図は本考案の可変インピーダンス回路を有
する自動利得制御特性をもつた増幅器の一実施例
を示す回路図、第２図は自動利得制御特性をもつ
た増幅器の入出力特性図、第３図は自動利得制御
特性をもつた従来の増幅器のブロツク図、第４，
５図は第３図の具体例の回路図、第６図はトラン
ジスタのアーリ効果を示す図である。 １……電源、２……基準電源、３……交流信号
源、４１，４２……利得設定抵抗、５……固定利
得増幅器、６……検波・整流回路、７……制御回
路、８……抵抗、９，２９……コンデンサ、１
０，１１，１２，１３，１４，１６，１７，１
８，１９，２０，２１……トランジスタ、１５，
２２，２３，２４……ダイオード、２５，２６…
…エミツタ抵抗、２７……定電流源、２８……可
変電流源、３０……全帰還増幅器。
する自動利得制御特性をもつた増幅器の一実施例
を示す回路図、第２図は自動利得制御特性をもつ
た増幅器の入出力特性図、第３図は自動利得制御
特性をもつた従来の増幅器のブロツク図、第４，
５図は第３図の具体例の回路図、第６図はトラン
ジスタのアーリ効果を示す図である。 １……電源、２……基準電源、３……交流信号
源、４１，４２……利得設定抵抗、５……固定利
得増幅器、６……検波・整流回路、７……制御回
路、８……抵抗、９，２９……コンデンサ、１
０，１１，１２，１３，１４，１６，１７，１
８，１９，２０，２１……トランジスタ、１５，
２２，２３，２４……ダイオード、２５，２６…
…エミツタ抵抗、２７……定電流源、２８……可
変電流源、３０……全帰還増幅器。
Claims (1)
- 【実用新案登録請求の範囲】 出力端の出力インピーダンスが制御回路からの
制御出力によつて制御される全帰還増幅器であ
り、 初段差動増幅器および次段差動増幅器から構成
され、 前記初段差動増幅器は、 ベースが基準電圧源に接続されコレクタが共通
電位に接続された第一トランジスタ２１と、 ベースが前記出力端に接続されコレクタが共通
電位に接続された第二トランジスタ２０と、 ベースが前記第一トランジスタのエミツタに接
続された第三トランジスタ１９と、 ベースが前記第二トランジスタのエミツタに接
続された第四トランジスタ１８と、 一端が前記第三トランジスタおよび前記第四ト
ランジスタのエミツタに抵抗２５，２６を介して
接続され他端が電源に接続された第一電流源２７
と、 前記第三トランジスタのコレクタにアノードが
接続された第一ダイオード２２と、 前記第四トランジスタのコレクタにアノードが
接続された第二ダイオード２３と、 前記第一ダイオードおよび前記第二ダイオード
のカソードがアノードに接続され、カソードが共
通電位に接続された第三ダイオード２４と を備え、 前記次段差動増幅器は、 ベースが前記第四トランジスタのコレクタに接
続された第五トランジスタ１６と、 ベースが前記第三トランジスタのコレクタに接
続され、コレクタが出力端に接続された第六トラ
ンジスタ１７と、 電流流入端が前記電源に接続され電流流出端が
前記第五トランジスタのコレクタおよび前記出力
端に接続され前記第五トランジスタおよび前記第
六トランジスタの負荷となる第一カレントミラー
回路１０，１１と、 一端が前記第五トランジスタおよび第六トラン
ジスタのエミツタに共通に接続され他端が共通電
位に接続された第二電流源２８と を備え、 前記第一電流源または第二電流源の一方が前記
制御回路の制御出力によりその電流が制御される
可変電流源であり、他方の電流源が定電流源であ
る 可変インピーダンス回路において、 前記次段差動増幅器の前記第一カレントミラー
回路と前記第五トランジスタのコレクタおよび前
記出力端との間に挿入された第二カレントミラー
回路１２，１３と、 前記出力端にアノードが接続され前記次段差動
増幅器の第六トランジスタのコレクタにカソード
が接続された第四ダイオード１５と、 ベースが前記基準圧電源に接続され、コレクタ
が前記第二カレントミラー回路に、エミツタが前
記第五トランジスタのコレクタに接続された第７
トランジスタ１４と を備えたことを特徴とする可変インピーダンス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7236086U JPH0514571Y2 (ja) | 1986-05-13 | 1986-05-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7236086U JPH0514571Y2 (ja) | 1986-05-13 | 1986-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62183420U JPS62183420U (ja) | 1987-11-20 |
| JPH0514571Y2 true JPH0514571Y2 (ja) | 1993-04-19 |
Family
ID=30915742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7236086U Expired - Lifetime JPH0514571Y2 (ja) | 1986-05-13 | 1986-05-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514571Y2 (ja) |
-
1986
- 1986-05-13 JP JP7236086U patent/JPH0514571Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62183420U (ja) | 1987-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486061B2 (en) | Power supply apparatus | |
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| US4678947A (en) | Simulated transistor/diode | |
| JPH04111506A (ja) | 増幅回路 | |
| US6292057B1 (en) | Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads | |
| JPS5934703A (ja) | バイアス回路 | |
| US5285170A (en) | Operational amplifier with all NPN transistor output stage | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPS6367433B2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JPH049617Y2 (ja) | ||
| JP3682122B2 (ja) | 全波整流回路 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH0427228Y2 (ja) | ||
| JPH021636Y2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 | |
| JPS6115619Y2 (ja) | ||
| KR930006546Y1 (ko) | Alc 회로 | |
| JPH0535627Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0138979Y2 (ja) |