JPS5836499B2 - ２層マスクを用いた半導体デバイスの製造方法 - Google Patents

２層マスクを用いた半導体デバイスの製造方法

Info

Publication number
JPS5836499B2
JPS5836499B2 JP51021887A JP2188776A JPS5836499B2 JP S5836499 B2 JPS5836499 B2 JP S5836499B2 JP 51021887 A JP51021887 A JP 51021887A JP 2188776 A JP2188776 A JP 2188776A JP S5836499 B2 JPS5836499 B2 JP S5836499B2
Authority
JP
Japan
Prior art keywords
mask
layer
silicon
substrate
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51021887A
Other languages
English (en)
Other versions
JPS51124381A (en
Inventor
イングリツド・イー・マグドー
ステイーヴン・マグドー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS51124381A publication Critical patent/JPS51124381A/ja
Publication of JPS5836499B2 publication Critical patent/JPS5836499B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/12—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 近年窒化シリコン・マスクは集積回路の製造において探
究しつくされた技術になっている。
最初は窒化シリコンから成るマスク層をシリコン基板ト
に直梓畿戊十Ａとと釣；行ｉｈれｋカ；、これではシリ
コン基板と窒化シリコンとの界面に生じる大きなストレ
スに関連する問題が生じた。
このストレスは多くの場合シリコン基板に転位を生じさ
せることがわかっており、この結果不所望の洩れ電流、
パイプが生じるか、又は界面の電急的特性に悪影響が現
われた。
このような界面のストレスを減少させるためにシリコン
基板と窒化シリコン層との間に二酸化シリコンの薄い層
を形成することが従来行なわれた。
この二酸化シリコン、窒化シリコンの合成層を表面保護
のためにだけ使用する場合にはこの手法が比較的効果的
であるが、この合成層をマスクとして、特に熱酸化用の
マスクとして使用する場合には問題が生じた。
すなわち、熱酸化中に熱酸化物が窒化シリコンの下に横
方向に浸透する。
この横方向の浸透はマスクと基板との界面で最も大きく
なり窒化シリコン層をゆがませ持ち揚げる゛鳥のくちば
し″として一般に知られる横方向の傾斜構造を生じる。
マスクを介して酸化処理中のシリコンにくぼみが食刻形
成されていたならば、シリコンとマスクとの界面上に４
０００乃至５ ０ ０ ０Ａのオーダーで延びる隆起と
前記くちばしとが結合し”鳥の頭”として知られる構造
が形成される。
”鳥のくちばし”及び“鳥の頭”の形成問題は誘電体絶
縁用に埋設二酸化シリコンを形成するのに二酸化シリコ
ン、窒化シリコンの合成層を使用する時に特に重要にな
る。
この埋設二酸化シリコン形成技術においては、二酸化シ
リコン、窒化シリコン合成マスクは先ず食刻マスクとし
て用いられ、このマスクの開口を介してシリコン基板に
くぼみが食刻される。
次に誘電体分離用の埋設二酸化シリコン領域を形成する
ためにこのくぼみを熱酸化する。
この埋設二酸化シリコン領域はシリコン基板と平坦であ
るのが望筐しい。
しかし、′鳥の頭”のために高さ４０００乃至５ ０
０ ０Ａの不所望の隆起が表面に生じており、なお悪い
ことには“鳥のくちばし”のために哩設二酸化シリコン
分離領域の横方向の縁が極めてあい捷いとなる。
埋設酸化物分離では二酸化シリコンの横方向の縁が基板
に対して充分に垂直であることは非常に望１しい。
しかるに゛′鳥のくちばし”現象の結果、埋設二酸化シ
リコンの縁は基板に対して１５°から３０°の角度でゆ
るやかに傾斜している。
この角度は９００であることが望１しい。
このように埋設Ｓｉｎ２の横方向の縁がゆるやかである
ために、拡散又はイオン注入によう導入される隣接領域
、特に浅い隣接領域を明確に画定することができなくな
る。
浅い隣接領域の場合には、後続の食刻工程の間に表面の
゛鳥のくちばしの一部分が食刻されて浅い隣接領域のＰ
Ｎその他の接合を露呈してし１うという可能性がある。
拡散による深い領域についても埋設二酸化シリコン領域
の横方向の縁が明確でないために拡散領域の横方向の形
状を制御するのが困難になり、従って集積回路のレイア
ウトの横方向寸法に大きな公差を見込む必要を生じる。
さらに、基板に接点開口を形成する間に表面付近の埋設
Ｓ ｉ ０２の一部分が食刻除去されてゆがんだシリコ
ン基板部分が露呈される可能性がある。
これに関連して、シリコン基板とのショットキ・バリア
接触領域を画定するために埋設Ｓ ｉ０２を使用する技
術に関する米国特許第３８５８２３１号明細書に示され
る方法及び構造においては、接触領域に隣接する埋設Ｓ
ｉＯ２の横方向の縁は半導体基板に対して充分に垂直で
あることが特に望筐しい。
さもないと、“鳥のくちばし″が生じると領域部分を有
するシリコン基板とショットキ・パリア接触が形成され
る。
前記特許明細書中に説明されている゛縁効果”を完全に
除去するためには、ショットキ・バリア接触を形成する
シリコン表面が埋設Ｓ ｉ０２ と同一平面を保つこと
が望１しい。
上記の゛鳥のくちばし”及び゛鳥の頭”問題の他に二酸
化シリコン、窒化シリコン合或マスクに関連した問題と
しては、窒化シリコン層を介して先に形成した開口に対
応する開口を二酸化シリコン層に食刻する際に二酸化シ
リコンのアンダーカットを生じる問題がある。
アンダーカットが生じると二酸化シリコン層の開口が不
明確になり拡散、食刻などのようなマスクを介しての処
理を受けるシリコン基板領域が画定困難になる。
従って本発明の目的は、シリコン基板に窒化シリコン・
マスクを形成する際ストレス及び転位の問題を生じるこ
とのない窒化シリコン・マスクの形成方法を提供するこ
とにある。
本発明の方法によると、先ず少くとも１つの開口を有す
る二酸化シリコン・マスクをシリコン基板上に形成する
。
次いでこの第１マスクの上に、前記開口よりも横方向の
寸法の小さい開口を有する窒化シリコン・マスクを開口
がそれぞれ整合するように形成する。
こうして第２マスクは開口部分においてシリコン基板に
接触する。
マスクされたシリコン基板は続いて任意の処理工程に移
される。
合成マスクは整合した開口によって露呈されたシリコン
基板の特性を変えるプロセスにおいては障壁として作用
する。
本発明の方法により形成した合成マスクを熱酸化マスク
として使用する時、゛鳥のくちばし″及び゛鳥の頭”の
問題はほとんど生じないことが判った。
１た、前述したＳｉＯ２のアンダーカット問題も解決さ
れた。
後に詳しく述べるようにこれらの問題の解決はマスクの
開口部分で窒化シリコンがシリコン基板に直接接触して
いることによって得られるものである。
さらに本発明により形成したマスク構造では、窒化シリ
コン・マスクをシリコン基板上に直接形成した従来のマ
スク構造で生じたようなストレス及びこのストレスによ
る転位が生じることがないということが判った。
本発明による構造ではマスクの二酸化シリコンの部分が
シリコン基板の大部分の部分と接触しているので比較的
ストレスを生じることがないのである。
マスク開口の周囲に沿って基板と直接接触している窒化
シリコンの比較的小さい領域にもストレスが予想以上に
ほとんど生じないことが判った。
このようにストレスを生じないことは、本発明によるマ
スクを使用して形成した集積回路が従来の二酸化シリコ
ン、窒化シリコン合成マスクによって製造したデバイス
と同様の電気的性質を呈するという事実によって確認す
ることができる。
基板上に直接窒化シリコン・マスクを形成して製造した
ストレスを有するデバイスの電気的性質はこれと相違す
る。
露呈した基板部分の熱酸化処理中の障壁マスクとしてだ
けでなく本発明による合成マスクは不純物を基板に選択
的に導入する際のマスクとしても使用することができる
。
この不純物導入は拡散によるものであってもイオン注入
によるものであってもよい。
１た、本発明の合成マスクは、化学的食刻又はグロー放
電スパツタ食刻などによるシリコン基板の食刻の際のマ
スクとしても使用することができる。
次に図面を参照しながら本発明の実施例を説明する。
第１−７図は熱酸化によって埋設二酸化シリコンを形成
するのに使用するマスクを形成する本発明の実施例を説
明するためのものである。
この方法で得られる埋設Ｓ ｉ ０２には゛鳥のくちば
し″又は゜゛鳥の頭”は生じない。
抵抗率１０オーム・ｃｍのＰ一型シリコン基板１０に従
来のフォトリングラフイによるマスク技術を使用してＮ
十領域１１を形成する。
この領域は、燐、ヒ素、アンチモン等を表面不純物濃度
１０２１原子／ ｃｖｉに熱拡散又はイオン注入して形
成することができる。
同様の技術により領域１１を囲んでＰ十領域１２を形成
する。
領域１２の不純物は表面濃度約５×１０１９原子／ ｃ
ｒＡのボロン、ガリウムなどの材料であってよい。
ここで一言付け加えておくと、この説明はマスクの形成
方法を明らかにするためのものであり、埋設二酸化シリ
コン集積回路を形成する技術は米国特許第３８５８２３
１号明細書に記載されている。
第２図に示すように、続いて９５０℃乃至１１５０℃の
温度で１５分乃至３０分間処理を行なう従来のエビタキ
シャル被着技術によって約１０１６原子／ ｃｒＡの不
縞物レベルの最大不純物濃度を有するＮ一型エビタキシ
ャル層１３を形成する。
この処理中に領域１１及び１２が外方拡散する。
エビタキシャル層は集積回路の全体的な仕様によって１
乃至４ミクロンのオーダーの厚さを有する。
この実施例ではこの層の厚さは２ミクロンとした。
この層は米国特許第３４２４６２９号明細書に説明され
ている装置及び方法を用いて形成することができる。
約１００ＯＡのＳｉｎ２層１４を先ずエビタキシャル層
１３の表面上に形成する。
層１４は従来の熱酸化法で形成してもよく蒸着技術によ
って形成してもよい。
次に第３図に見られるように、適当な食刻剤を用いてＳ
ｉＯ２層１４に開口１５を食刻する。
？ｉＯ２用の食刻剤としては緩衝した弗化水素酸が適当
である。
１ ０ ０ ０Ａのオーダーの厚さの二酸化シリコン層
においては開口１５は１０クロンのオーダーの横寸法を
有する。
この寸法は最終的に形成する開口よりも約３クロン大き
い。
次に図のように基板全体にＩＯＯＯＡの厚さの窒化シリ
コン層１６を被着する。
窒化シリコン層１６はシアン及びアンモニアの化学的反
応被着法のような任意の従来技術によって形成すること
ができる。
この反応は１０００℃のオーダーの温度で行なうことが
できる。
層１６は従来のＰＦスパツタ被着法によって被着するこ
ともできる。
層１６は窒化シリコンだけで形或するのがよいが少量の
シリコン酸化物が含１れていてもよい。
次いで第４図に示すように標準的なフォトリソグラフィ
ック食刻技術を用いて開口１５よりも小く且つ開口１５
と整合した開口１７を開口１５内に被着した窒化シリコ
ン層１６に食刻形成する。
窒化シリコン層１６に開口１７を形成する従来技術の一
つには層１６上に開口１１を画定する被着二酸化シリコ
ン・マスクを標準的なフォトレジスト法で形成し熱燐酸
又は熱燐酸塩のような窒化シリコン用の適当な食刻剤で
食刻する技術がある。
二酸化シリコン・マスクを除去すれば第４図の構造が得
られる。
開口１γは開口１５よりも小さいので窒化シリコン層１
６′の小さい部分が開口１７の周辺部においてエビタキ
シャル層１３の表面に直接接触している。
説明の便宜上、横方向の寸法は誇張して示してある。
後述するようにこの構造を埋設二酸化シリコン形成用の
マスクとして使用するマスキング工程が終了すると窒化
シリコン層１６′はシリコン層１３０表面の全面積の約
５乃至１０％と接触しているにすぎない。
次いで第５図に示すように酸化シリコン層１４及び窒化
シリコン層１６の合成層をマスクとして用いてエビタキ
シャル層１３の領域１８を食刻する。
食刻剤としては硝酸及び稀釈弗化水素酸の混合物のよう
なシリコン用の従来の食刻剤を使用することができる。
開口１８は深さ約０．４ミクロンで図のようにメサ構造
になる。
次いで基板は酸化サイクルに移され、９７０℃乃至１１
００℃の温度で酸化雰囲気中に置かれ水が付加される。
こうして第６図に示すようにエビタキシャル層１３の上
面から外方拡散領域１２に延びる埋設二酸化シリコン領
域１９が形成される。
酸化処理は領域１９が残りのエビタキシャル層１３の表
面と充分平坦になる１で継続される。
エビタキシャル層１３の一部分は酸化工程中に消費され
、そのため二酸化シリコン領域がＰ十領域１２に達する
ことができる。
酸化が下方のＰ十領域１２に達するのと酸化がエビタキ
シャル層１３０表面に達するのがほとんど同時になるよ
うにするためには、食刻形成したくぼみ１７の深さをエ
ビタキシャル層１３の表面とＰ十領域が外方拡散してい
る個所とのほぼ中間点にしなければならない。
本発明に従って形成した埋設二酸化シリコン構造と従来
技術に従って二酸化シリコン、窒化シリコン合成マスク
を用いて形成した埋設二酸化シリコン構造との相違を明
らかにするために第６図の部分的拡大図である第６Ａ図
を参照する。
そして第６Ｂ図に従来方法によって形成した第６Ａ図に
対応する構造を示す。
第６Ｂ図では窒化シリコン層２０はエビタキシャル層１
３と接触していない。
この構造では゛′鳥の頭”２１及び′゛鳥のくちばし”
２２が形成されておジ、これらが図のように窒化シリコ
ン層を上に持ち揚げる作用をしている。
本発明による構造では第６Ａ図に見られるように二酸化
シリコン領域１９の側壁２３はエビタキシャル層１３の
表面に実質的に垂直である。
“鳥のくちばし”を生じることＩＩＯＯＯＡ以下のオー
ダーの小さな隆起２４が形成される。
一方、第６Ｂ図の“鳥の頭６は基板から４ ０ ０ Ｏ
Ａ乃至５ ０ ０ ０Ａのオーダーの高さで隆起してい
る。
このように本発明によれば“鳥のくちばし”及び１鳥の
頭”から派生する種々の問題を根本的に解消することが
できることが明らかである。
前述したようにエビタキシャル層表面に接触する窒化シ
リコン層の部分１６′にストレス問題はほとんど生じな
かった。
その結果、エビタキシャル層１３の表面にストレスによ
る転位が生じることがない。
このような転位が生じないことは、本発明に従って形成
した埋設二酸化シリコン領域１９によって誘電体分離し
たエビタキシャル層にバイポーラ・トランジスタなどの
デバイスを形成してその電気的テストを行なうことによ
って確認することができた。
ストレスによって生じる転位の目安となるコレクタ・エ
ミツタ降状電圧（ベース開放）、エミツタ・ベース洩れ
電流、及ヒヘータなどのパラメータは従来の二酸化シリ
コン・窒化シリコン合成マスクを用いて形成した構造の
ものと変わらなかった。
通常の場合に窒化シリコンとシリコンとの界面に生じる
ストレスが窒化シリコンの小領域１６′に生じない理由
はストレスの均衡にあるものと考えられる。
＝般に基板上の二酸化シリコン層は基板に圧縮ストレス
を生じる。
一方、基板に窒化シリコン層を接触させると基板にひっ
ぱりストレスが生じる。
圧縮ストレスとひっぱりストレスとは互いに逆に作用す
るので、基板に接触している二酸化シリコン材料での圧
縮ストレスが基板に接触する比較的小さい窒化シリコン
領域で生じるひっぱりストレスを相殺するものと思われ
る。
従来の方法で被着された窒化シリコン層によって基板に
関して生じる単位面積当りのひっぱりストレスは二酸化
シリコン層によって生じる単位面積当りの圧縮ストレス
の１０倍ものオーダーである。
従って、この実施例のように窒化シリコン部分１６′が
全表面の５乃至１０％と接触し二酸化シリコンが残りの
部分と接触しているならば、ストレスは実質的に補償さ
れ中和される。
この結果、本発明によると、二酸化シリコンだけがシリ
コン基板に接触している従来の二酸化シリコン・窒化シ
リコン合成マスクの場合よシもむしろストレスの小さい
構造が得られる。
領域１９を完成した後、二酸化シリコン層１４及び窒化
シリコン層１６から成る合成マスク層を従来技術を用い
て除去し、エビタキシャル層１３の全表面を覆う誘電体
材料層２５を形成する。
層２５は従来の被着技術を用いて形成してもよく、二酸
化シリコン層と窒化シリコン層との合成層であってもよ
い。
この構造を第７図に示す。続いて標準的な集積回路製造
技術を用いてＮ一型のエビタキシャル層のポケット２６
に適当なデバイスを製造する。
このポケット領域の側壁は埋設二酸化シリコン領域１９
によって明確に画定されている。
デバイス製造技術は拡散、イオン注入などの技術を含み
、集積回路のデバイス間の相互接続のために適当な金属
層が形成される。
この金属層を基板中の領域と接続するために層２５に形
成される接点開口を画定することも本発明の構造におい
ては容易であり、′鳥のくちばし”とか１鳥の頭”に関
連した問題は生じない。
上述した以外に種々の集積回路技術を本発明のマスキン
グ方法及び構造を利用して実施することができることは
勿論である。
たとえば、基板１０からの外方拡散によってＰ十領域１
２を形成する代りに第１図の領域１２は削除し、第６図
の熱酸化処理の前に第５図のくぼみ１８にＰ型不純物を
導入して分離領域を形成してもよい。
こうして導入したＰ十不純物は熱酸化工程でドライブ・
インされて基板１０とエビタキシャル層１３との界面と
交わりＰ十接合分離を形成する。
捷た、場合によっては埋設二酸化シリコン領域１９を形
成した後、この領域を介して選択拡散を行うこともでき
る。
たとえば反転を防止するために二酸化シリコン領域１９
の側壁に接しているエビタキシャル層１３に薄いＰ型の
層を形成することがある。
この層は第６図の構造が完成した後に、この構造体をガ
リウム拡散雰囲気に曝すことによって形成することがで
きる。
この雰囲気中で窒化シリコン・マスク１６はガリウム原
子を阻止する。
ガリウム原子は二酸化シリコン領域１９を拡散しその側
壁に沿って薄い膜を形成する。
？発明の方法によって形成した合成マスク構造のもう一
つの利点は窒化シリコンの延長部１６′によって、二酸
化シリコン層１４の側壁がマスク形成中にアンダーカッ
トされることなく保護されることである。
以上、本発明を二酸化シリコン・マスク上に窒化シリコ
ン・マスクを形成した合成マスクについて説明したが窒
化シリコン・マスクの代りに酸化アルニウムを使用する
合成マスクを使用可能である。
この場合にも゛鳥のくちばし”及び゛′鳥の頭”の問題
を減少させることができ、酸化アルニウム・マスクをシ
リコン基板上に直接接触させて形成した場合に生じるス
トレス及び転位の問題を減少させるととができる。
【図面の簡単な説明】
第１−１図は本発明の実施例の各工程における基板断面
図、第６Ａ図は第６図の部分的拡大図、第６Ｂ図は従来
技術によって形成した構造の部分的拡大図である。 １４・・・第１マスク、１６・・・第２マスク、１９・
・・埋設二酸化シリコン。

Claims (1)

    【特許請求の範囲】
  1. １ 少な〈とも１つの開口を有する二酸化シリコンの第
    １マスクをシリコン基板上に形成し、前記開口よりも小
    さい開口を前記第１マスクの開口の位置に有する窒化シ
    リコン又は酸化アルニウムの第２マスクをその開口の部
    分が前記基板に接触するように前記第１マスク上に形成
    し、前記第２マスクを障壁マスクとして前記基板の露呈
    されている部分を熱酸化して埋設二酸化シリコンに変え
    ることを含む半導体デバイスの製造方法。
JP51021887A 1975-04-16 1976-03-02 ２層マスクを用いた半導体デバイスの製造方法 Expired JPS5836499B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/568,546 US4002511A (en) 1975-04-16 1975-04-16 Method for forming masks comprising silicon nitride and novel mask structures produced thereby

Publications (2)

Publication Number Publication Date
JPS51124381A JPS51124381A (en) 1976-10-29
JPS5836499B2 true JPS5836499B2 (ja) 1983-08-09

Family

ID=24271733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51021887A Expired JPS5836499B2 (ja) 1975-04-16 1976-03-02 ２層マスクを用いた半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US4002511A (ja)
JP (1) JPS5836499B2 (ja)
DE (1) DE2615754A1 (ja)
FR (1) FR2308201A1 (ja)
GB (1) GB1517242A (ja)
IT (1) IT1058402B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5246784A (en) * 1975-10-11 1977-04-13 Hitachi Ltd Process for production of semiconductor device
JPS5253679A (en) * 1975-10-29 1977-04-30 Hitachi Ltd Productin of semiconductor device
JPS5275989A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Production of semiconductor device
IT1089299B (it) * 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
US4118250A (en) * 1977-12-30 1978-10-03 International Business Machines Corporation Process for producing integrated circuit devices by ion implantation
DE2917654A1 (de) * 1979-05-02 1980-11-13 Ibm Deutschland Anordnung und verfahren zum selektiven, elektrochemischen aetzen
US4462846A (en) * 1979-10-10 1984-07-31 Varshney Ramesh C Semiconductor structure for recessed isolation oxide
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
JPS56140643A (en) * 1980-04-01 1981-11-04 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
US4381956A (en) * 1981-04-06 1983-05-03 Motorola, Inc. Self-aligned buried channel fabrication process
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
US4444605A (en) * 1982-08-27 1984-04-24 Texas Instruments Incorporated Planar field oxide for semiconductor devices
JPS5955052A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体集積回路装置の製造方法
US4691222A (en) * 1984-03-12 1987-09-01 Harris Corporation Method to reduce the height of the bird's head in oxide isolated processes
US4612701A (en) * 1984-03-12 1986-09-23 Harris Corporation Method to reduce the height of the bird's head in oxide isolated processes
JPS6281727A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd 埋込型素子分離溝の形成方法
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6815286A (ja) * 1967-10-28 1969-05-01
GB1255995A (en) * 1968-03-04 1971-12-08 Hitachi Ltd Semiconductor device and method of making same
FR2024124A1 (ja) * 1968-11-25 1970-08-28 Ibm
US3664896A (en) * 1969-07-28 1972-05-23 David M Duncan Deposited silicon diffusion sources
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices

Also Published As

Publication number Publication date
US4002511A (en) 1977-01-11
DE2615754C2 (ja) 1987-06-04
FR2308201B1 (ja) 1980-05-30
GB1517242A (en) 1978-07-12
IT1058402B (it) 1982-04-10
FR2308201A1 (fr) 1976-11-12
DE2615754A1 (de) 1976-10-28
JPS51124381A (en) 1976-10-29

Similar Documents

Publication Publication Date Title
US3961999A (en) Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
JPS5836499B2 (ja) ２層マスクを用いた半導体デバイスの製造方法
CA1041227A (en) Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
US4060427A (en) Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps
US4044454A (en) Method for forming integrated circuit regions defined by recessed dielectric isolation
JPH0697665B2 (ja) 集積回路構成体の製造方法
US3717514A (en) Single crystal silicon contact for integrated circuits and method for making same
KR870006673A (ko) 자기정열된 쌍극성트랜지스터 구조의 제조공정
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
US4473941A (en) Method of fabricating zener diodes
US4472873A (en) Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure
US3972754A (en) Method for forming dielectric isolation in integrated circuits
JPS588139B2 (ja) 半導体装置の製造方法
EP0118511A1 (en) METHOD FOR PRODUCING A CONTACT FOR INTEGRATED CIRCUIT.
JPS5852339B2 (ja) 半導体装置の製造方法
US4289550A (en) Method of forming closely spaced device regions utilizing selective etching and diffusion
US3783046A (en) Method of making a high-speed shallow junction semiconductor device
JPH0268930A (ja) 半導体装置の製造法
JPS58200554A (ja) 半導体装置の製造方法
JPH02181933A (ja) バイポーラトランジスタを有する半導体装置の製造方法
GB1495460A (en) Semiconductor device manufacture
JPH0127589B2 (ja)
US4677456A (en) Semiconductor structure and manufacturing method
JPH04142777A (ja) ゲート電極又は配線の形成方法
JPS6239538B2 (ja)