JPS5837751A - パタン発生装置の異常検出方式 - Google Patents
パタン発生装置の異常検出方式Info
- Publication number
- JPS5837751A JPS5837751A JP56135002A JP13500281A JPS5837751A JP S5837751 A JPS5837751 A JP S5837751A JP 56135002 A JP56135002 A JP 56135002A JP 13500281 A JP13500281 A JP 13500281A JP S5837751 A JPS5837751 A JP S5837751A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- bang
- generating device
- slam
- detection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、制御装置よりパタン発生装置の正常性チェッ
クを行ない、バタン発生装置の異常管検出する方式に関
するものである。
クを行ない、バタン発生装置の異常管検出する方式に関
するものである。
従来のこの種の方式においては、制御装置がバタン発生
装置より返送されるパタンのパリティチェツタを行なう
か、あるいはバタン発生装置が自装置内の記憶素子より
読み出したパタンのパリティチェックを行なうことによ
りバタン発生装置の異常全検出していたために、パリテ
ィエラー以外の異常を検出できない欠点があった。
装置より返送されるパタンのパリティチェツタを行なう
か、あるいはバタン発生装置が自装置内の記憶素子より
読み出したパタンのパリティチェックを行なうことによ
りバタン発生装置の異常全検出していたために、パリテ
ィエラー以外の異常を検出できない欠点があった。
本発明は、制御装置内にあらかじめ正解パタンを記憶し
ておき、制御装置における文書１頁分の編集処理、印字
処理等の規定量の処理が終了した際に、あるいは電源投
入時等の処理を開始する際に、制御装置よりバタン発生
装置に特定のコードあるいはコマンドを送出し、返送さ
れるパタンを正解バタンと照合して異常を検出すること
を特徴とし、その目的はバタン発生装置の異常をより＾
い精度で検出するにある。
ておき、制御装置における文書１頁分の編集処理、印字
処理等の規定量の処理が終了した際に、あるいは電源投
入時等の処理を開始する際に、制御装置よりバタン発生
装置に特定のコードあるいはコマンドを送出し、返送さ
れるパタンを正解バタンと照合して異常を検出すること
を特徴とし、その目的はバタン発生装置の異常をより＾
い精度で検出するにある。
図は本発明の実施例であって、ｌは制御情報入力端子、
２はフード情報入力端子、３は画情報出力端子、４は障
害情報出力端子、５は制御装置で、制御情報入力端子ｌ
よりコード情報の転送開始／終了命令入力を受け、フー
ド情報入力端子２よりｌ−面分のコード情報入力を受け
、コード情報から画情報への変換処理を行ない、変換が
正常終了した場合には画情報出力端子３に画情報を出力
し、変換が異常終了した場合には障害情報出力端子４に
障害情報を出力する。６は制御装置５ヨリコード情報管
受は対応するパタン情報を返送するバタン発生装置、７
はバタン発生輪ｔ６内のインタフェース回路、８．９．
１０はパタン発生装置６内の１チツプの記憶素子である
。
２はフード情報入力端子、３は画情報出力端子、４は障
害情報出力端子、５は制御装置で、制御情報入力端子ｌ
よりコード情報の転送開始／終了命令入力を受け、フー
ド情報入力端子２よりｌ−面分のコード情報入力を受け
、コード情報から画情報への変換処理を行ない、変換が
正常終了した場合には画情報出力端子３に画情報を出力
し、変換が異常終了した場合には障害情報出力端子４に
障害情報を出力する。６は制御装置５ヨリコード情報管
受は対応するパタン情報を返送するバタン発生装置、７
はバタン発生輪ｔ６内のインタフェース回路、８．９．
１０はパタン発生装置６内の１チツプの記憶素子である
。
な狗、ブードＣ・・乃至Ｃ・・に対応するパタンｈ・乃
至Ｐ＠参が記憶素子８に、コードＣ１・乃至Ｃ１−に対
応するパタンＰ１・乃至Ｐ１＠が記憶素子９に、：１−
ドＣｍ・乃至Ｃｍｓに対応するパタンＰｌ＠−乃至Ｐａ
・が記憶素子ｌＯに記憶されているものとする。また制
御装置５はフードＣ軸、 Ｃ１＠、 Ｃ１＠に対応す
る正解データのパタンＰ二、 ＰＩ＠ 、 Ｐａｓ
を記憶しているものとする。
至Ｐ＠参が記憶素子８に、コードＣ１・乃至Ｃ１−に対
応するパタンＰ１・乃至Ｐ１＠が記憶素子９に、：１−
ドＣｍ・乃至Ｃｍｓに対応するパタンＰｌ＠−乃至Ｐａ
・が記憶素子ｌＯに記憶されているものとする。また制
御装置５はフードＣ軸、 Ｃ１＠、 Ｃ１＠に対応す
る正解データのパタンＰ二、 ＰＩ＠ 、 Ｐａｓ
を記憶しているものとする。
次に動作を説明する。ただし０本説明では制御装置５が
１＃面分の画情報の作成を終了するとＩ（タン発生装置
６に異常があるか否かの判別が成されるものとする。
１＃面分の画情報の作成を終了するとＩ（タン発生装置
６に異常があるか否かの判別が成されるものとする。
まず制御装置５は、制御情報入力端子ｌよりコード情報
の転送開始命令を受け、つぎにコード情報入力端子２よ
りｌＩ！ｉ面分のコード情報入力を受け、つぎに制御情
報入力端子ｌよりフード情報の転送終了命令を受ける０
以上の処理により制御装置５に１ｌｉ１面分のコード情
報（仮にコードＣ・・。
の転送開始命令を受け、つぎにコード情報入力端子２よ
りｌＩ！ｉ面分のコード情報入力を受け、つぎに制御情
報入力端子ｌよりフード情報の転送終了命令を受ける０
以上の処理により制御装置５に１ｌｉ１面分のコード情
報（仮にコードＣ・・。
Ｃｘｔｅ Ｃｓｓとする）が蓄積される。
つぎに制御装［５は、コードＣ・・をバタン発生装置６
のインタフェース回路７に送出する。インタフェース回
路７は、記憶素子８°よりフードＣ＠拳に対応するパタ
ンＰ・・を読み出し、パタンＰ・・を制御装置５に返送
する。つぎに制御装置５は、：１−ドＣ１ｌをバタン発
生装置６のインタフェース回路７に送出する。インタフ
ェース回路７は記憶素子９よりフードＣ１ｌに対応する
パタンＰ１Ｋを読み出し、パタンｐＨを制御装置５に返
送する。つぎに制御装置５はブードＣａｍを′バタン発
生装置６のインタフェース回路７に送出する。インタフ
ェース回路７は記憶素子ｌＯよりコードＣｊｊに対応す
るパタンＰ１ｍを読み出し、パタンＰ１１１に制御装置
５に返送する。つぎに制御装置５はパタンＰ・・。
のインタフェース回路７に送出する。インタフェース回
路７は、記憶素子８°よりフードＣ＠拳に対応するパタ
ンＰ・・を読み出し、パタンＰ・・を制御装置５に返送
する。つぎに制御装置５は、：１−ドＣ１ｌをバタン発
生装置６のインタフェース回路７に送出する。インタフ
ェース回路７は記憶素子９よりフードＣ１ｌに対応する
パタンＰ１Ｋを読み出し、パタンｐＨを制御装置５に返
送する。つぎに制御装置５はブードＣａｍを′バタン発
生装置６のインタフェース回路７に送出する。インタフ
ェース回路７は記憶素子ｌＯよりコードＣｊｊに対応す
るパタンＰ１ｍを読み出し、パタンＰ１１１に制御装置
５に返送する。つぎに制御装置５はパタンＰ・・。
Ｐｔｓ、 Ｐｓｇ＋を編集して画情報を作成する０以上
の処理により制御装置５に１ＩＩｉ面分の画情報が蓄積
される。
の処理により制御装置５に１ＩＩｉ面分の画情報が蓄積
される。
つぎに制御装置５は、バタン発生装置６の異常をチェッ
クするために、コードＣ・・をバタン発生装置６のイン
タフェース囲路７に送出し、インタフェース囲路７は前
述と同一の動作によりパタンＰ・・を制御装置５に返送
する。つぎに制御装置５は、：１−ドＣ１・をバタン発
生装置６のインタフェース回路７に送出し、インタフェ
ース回路７は前述と同様の動作によりパタンＰｌ＠を制
御装置１５に返送する。つぎに制御装置５は、フードＣ
！・をバタン発生装置６のインタフェース回路７に送出
し。
クするために、コードＣ・・をバタン発生装置６のイン
タフェース囲路７に送出し、インタフェース囲路７は前
述と同一の動作によりパタンＰ・・を制御装置５に返送
する。つぎに制御装置５は、：１−ドＣ１・をバタン発
生装置６のインタフェース回路７に送出し、インタフェ
ース回路７は前述と同様の動作によりパタンＰｌ＠を制
御装置１５に返送する。つぎに制御装置５は、フードＣ
！・をバタン発生装置６のインタフェース回路７に送出
し。
インタフェース回路７は、前述と同様の動作によリパタ
ンＰ８・を制御装置５に返送する。つぎに制御装置５は
、パタン発生装置６より返送されたパタンＰ・・、ＰＩ
・、Ｐｌ・を自装置内に記憶しているパタ７Ｐ＊＊＊
ｐｉ＠、 ＰＩ＠と照合し、 Ｐｉｅ ＝ Ｐｅ
ａ ＊Ｐ１・ｘｘ ｐ ｘ・、Ｐ３・＝ Ｐ ｍ・の場
合にはバタン発生装置６に異常がないものと判別し、そ
の他の場合には、バタン発生装置６に異常があるものと
判別する０以上の処理により、バタン発生装置６が異常
か否かの判別が成される。
ンＰ８・を制御装置５に返送する。つぎに制御装置５は
、パタン発生装置６より返送されたパタンＰ・・、ＰＩ
・、Ｐｌ・を自装置内に記憶しているパタ７Ｐ＊＊＊
ｐｉ＠、 ＰＩ＠と照合し、 Ｐｉｅ ＝ Ｐｅ
ａ ＊Ｐ１・ｘｘ ｐ ｘ・、Ｐ３・＝ Ｐ ｍ・の場
合にはバタン発生装置６に異常がないものと判別し、そ
の他の場合には、バタン発生装置６に異常があるものと
判別する０以上の処理により、バタン発生装置６が異常
か否かの判別が成される。
バタン発生装置６に異常がないと判別された場合には、
制御装置５は０画情報出力端子３に１ｌｌｉ面分の画情
報管用力する。一方、バタン発生装置６に異常があると
判別された場合には、制御装置５は障害情報出力端子４
に障害情報を出力する。
制御装置５は０画情報出力端子３に１ｌｌｉ面分の画情
報管用力する。一方、バタン発生装置６に異常があると
判別された場合には、制御装置５は障害情報出力端子４
に障害情報を出力する。
以上の処理によりｌｌＩ面分の処理が終了する。
なお１本説明では、ｍ御装置が一画面分の画情報の作成
を終了するとバタン発生装置６に異常があるか否かの判
別を成すものとしたが、制御装置の処理開始時１例えば
制御装置５が制御情報入力端子ｌよりフード情報転送開
始命令管受けた時に一上述と同一の動作によりバタン発
生装置１６が異常か否かの判別を行なってもよい、また
、制御装置５における規定量の処理については、制御＊
ｔｓにおいてバタン発生装置６にフードを送出した回数
を計数し、この計数値があらかじめ定めた規定値に達し
たら計数値をリセットしかつ上述と同一の動作によりバ
タン発生装置６が異常か否かの判別を行なうようにする
こともできる。
を終了するとバタン発生装置６に異常があるか否かの判
別を成すものとしたが、制御装置の処理開始時１例えば
制御装置５が制御情報入力端子ｌよりフード情報転送開
始命令管受けた時に一上述と同一の動作によりバタン発
生装置１６が異常か否かの判別を行なってもよい、また
、制御装置５における規定量の処理については、制御＊
ｔｓにおいてバタン発生装置６にフードを送出した回数
を計数し、この計数値があらかじめ定めた規定値に達し
たら計数値をリセットしかつ上述と同一の動作によりバ
タン発生装置６が異常か否かの判別を行なうようにする
こともできる。
更に、制御装置５よりバタン発生装置６に送出するコー
ドあるいはコマンドにもとづいて、バタン発生装置が自
装置内の゛記憶素子をアクセスしてパタンを返送する場
合に、記憶素子のすべてのチップが少くとも１回アクセ
スされるように構成することが望ましい。
ドあるいはコマンドにもとづいて、バタン発生装置が自
装置内の゛記憶素子をアクセスしてパタンを返送する場
合に、記憶素子のすべてのチップが少くとも１回アクセ
スされるように構成することが望ましい。
また０本説明では制御装置５よりバタン発生装置６にフ
ードＣ＠・、Ｃ１・、 Ｃｍ＠を送ることにより。
ードＣ＠・、Ｃ１・、 Ｃｍ＠を送ることにより。
パタンＰ・・Ｉ ＰＩ・、 Ｐｇ・を得るものとした
が、制御装置５よりバタン発生装置６にコマンドを送る
ことにより、パタンＰ・・、 ＰＩ・・ ＰｇΦを得
るようにしてもよい。
が、制御装置５よりバタン発生装置６にコマンドを送る
ことにより、パタンＰ・・、 ＰＩ・・ ＰｇΦを得
るようにしてもよい。
また、制御装置５より障害情報出力端子４に出力する障
害情報に照合不一致のコードを含めることにより、障害
箇所の解析に役立てることも可能である。
害情報に照合不一致のコードを含めることにより、障害
箇所の解析に役立てることも可能である。
また １＠図は１実施例を示す図であり９例えば記憶素
子を持たずにパタンを発生可能なバタン発生装置におい
ても本発明方式が適用可能なことは明らかである。
子を持たずにパタンを発生可能なバタン発生装置におい
ても本発明方式が適用可能なことは明らかである。
以上説明したように本発明方式は、バタン発生装置によ
り発生される一部バタン管制御装置内に記憶した正解デ
ータと照合してバタン発生装置の異常を判別するため、
パリティエラーでは検出不可能な誤り９例えばパタンの
２ビット誤りあるいはコードとパタンの対応関係の誤り
等を検出できる利点があり、ひいてはバタン発生装置を
含む系の信頼度を高める利点がある。またパタン発生装
置内の記憶素子数が少ない場合には、制御装置内に記憶
する正解データ量が極く僅かですむため。
り発生される一部バタン管制御装置内に記憶した正解デ
ータと照合してバタン発生装置の異常を判別するため、
パリティエラーでは検出不可能な誤り９例えばパタンの
２ビット誤りあるいはコードとパタンの対応関係の誤り
等を検出できる利点があり、ひいてはバタン発生装置を
含む系の信頼度を高める利点がある。またパタン発生装
置内の記憶素子数が少ない場合には、制御装置内に記憶
する正解データ量が極く僅かですむため。
本発明方式によるハードウェア増も極く僅かでよい利点
がある。
がある。
図は本発明の１実施例を示す図である。
図中、ｌは制御情報入力端子、２はコード情報入力端子
、３は画情報出力端子、４は障害情報出力端子、５は制
御装置、６はバタン発生装置、７はインタフェース回路
、８乃至１０は記憶素子を示す。 特許出願人 日本電信電話公社 代理人弁理士 森 １） 寛
、３は画情報出力端子、４は障害情報出力端子、５は制
御装置、６はバタン発生装置、７はインタフェース回路
、８乃至１０は記憶素子を示す。 特許出願人 日本電信電話公社 代理人弁理士 森 １） 寛
Claims (4)
- （１） バタン発生装置を具備した制御装置において
、前記制御装置において規定量の処理を終了するごとに
、前記制御装置が前記バタン発生装置に特定のフードあ
るいはコマンドを送出し、返送されるパタンを前記制御
装置内にあらかじめ記憶した正解バタンと照合し、照合
結果が不一致の場合に前記バタン発生装置が異常である
旨の障害情報を出力することを特徴とするバタン発生装
置の異常検出方式。 - （２） バタン発生装置を具備した制御装置において
、前記制御装置の処理開始時に、前記制御装置が前記バ
タン発生装置に特定のフードあるいはコマンドを送出し
、返送されるバタンを前記制御装置内にあらかじめ記憶
した正解バタンと照合し。 照合結果が不一致の場合に前記バタン発生装置が異常で
ある旨の障害情報を出力することを特徴とするバタン発
生装置の異常検出方式。 - （３） 特許請求の範囲室（１３項記載のバタン発生
装置の異常検出方式において、前記制御装置より前記バ
タン発生装置に送出する特定のコードあるいはコマンド
にもとづいて前記バタン発生装置が自装置内の記憶菓子
管アクセスしてパタンを返送する場合に、＃Ｉ前記憶素
子のすべてのチップを少くとも１回アクセスすること管
特徴とするバタン発生装置の異常検出方式。 - （４）特許請求の範囲室（り項記載のバタン発生装置の
異常検出方式において、前記制御装置より前記バタン発
生Ｉ装置に送出する特定のコードあるいはコマンドにも
とづいて前記バタン発生装置が自装置内の記憶素子をア
クセスしてバタンを返送ス８８＋１．：、 前記記憶素
子のすべてのチップを少くともＩＩＩアクセスすること
を特徴とするバタン発生装置の異常検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135002A JPS5837751A (ja) | 1981-08-28 | 1981-08-28 | パタン発生装置の異常検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135002A JPS5837751A (ja) | 1981-08-28 | 1981-08-28 | パタン発生装置の異常検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837751A true JPS5837751A (ja) | 1983-03-05 |
Family
ID=15141632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135002A Pending JPS5837751A (ja) | 1981-08-28 | 1981-08-28 | パタン発生装置の異常検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603022A (ja) * | 1983-06-17 | 1985-01-09 | Seiko Instr & Electronics Ltd | 高速自己診断機能付表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4931167A (ja) * | 1972-07-19 | 1974-03-20 | ||
| JPS5420636A (en) * | 1977-07-15 | 1979-02-16 | Mitsubishi Electric Corp | Computer |
| JPS5421146A (en) * | 1977-07-18 | 1979-02-17 | Nec Corp | Failure detector |
-
1981
- 1981-08-28 JP JP56135002A patent/JPS5837751A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4931167A (ja) * | 1972-07-19 | 1974-03-20 | ||
| JPS5420636A (en) * | 1977-07-15 | 1979-02-16 | Mitsubishi Electric Corp | Computer |
| JPS5421146A (en) * | 1977-07-18 | 1979-02-17 | Nec Corp | Failure detector |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603022A (ja) * | 1983-06-17 | 1985-01-09 | Seiko Instr & Electronics Ltd | 高速自己診断機能付表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6697995B1 (en) | Diagnostic method for logic used in vehicle | |
| JPS5837751A (ja) | パタン発生装置の異常検出方式 | |
| CN118428286A (zh) | 一种芯片验证方法、装置、设备、介质及程序产品 | |
| JPH08297588A (ja) | 二重照合装置 | |
| US5293572A (en) | Testing system of computer by generation of an asynchronous pseudo-fault | |
| SU783795A2 (ru) | Процессор | |
| IE850824L (en) | Arrangement for supervising a data processing system | |
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JPH02116933A (ja) | 発停機器制御方式 | |
| JPH052254U (ja) | マイクロプロセツサ装置 | |
| JP3071846B2 (ja) | パリティーエラー検出方法及びパリティーエラー検出回路 | |
| JP3055986B2 (ja) | データ書き込み方法 | |
| JPH10228389A (ja) | 故障検出診断装置 | |
| JPS5898900A (ja) | マイクロプロセツサ制御システム | |
| JPH0296855A (ja) | メモリコントロール回路における故障検出方式 | |
| JPS58129662A (ja) | 障害検出方式 | |
| JPS60221839A (ja) | デジタル制御装置 | |
| JPH03154951A (ja) | データ処理装置 | |
| JPS60195627A (ja) | 電源異常検出回路付き電子機器 | |
| JPH04369711A (ja) | 電子ディスクサブシステム | |
| JPH01194035A (ja) | 情報処理装置のアドレスパリティチェック方式 | |
| JPS5845049B2 (ja) | デ−タ転送読取り方式 | |
| JPS6189769A (ja) | イメ−ジデ−タ処理装置 | |
| JPS5987524A (ja) | サブチヤネル制御方式 | |
| JPH02224045A (ja) | データ転送制御方式 |