JPS5837814A - デジタル記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は基準信号発生手段を備えたデジタル記録再生
装置に関する。

近時、オーディオ砿器の分野において、ＰＣＭ（ｐＨｌ
ｌ＠　Ｃｏｄｓ　ＭｏｄｗｌａＨｏｍ）技術を用いたデ
ジタル記録再生システムが開発されている。

このようなデジタル記録再生システムは、処理として記
録時にオーディオアナログ信号Ｖ　一旦デジタル信号に
変換して磁気テープに紀ｆａ　Ｌ　ｓ再生時に磁気テー
プから再生されたデジタル信号をオーディオアナログ信
号に変換するといった原理により実現されるものである
。

具体的には一オーディオアナログ信号を所だの周期でサ
ンプリング（標本化）がなされるので、このサンプリン
グされたオーディオアナログ信号は１例えばアナログ−
デジタル変換器により量子化ならびに符号化されデジタ
ルイぎ号にＲ換されるようになっている。このデジタル
信号は、記録時に誤り訂正付与の付加％誤り検出符号の
付加ならびにインターリーブ等の処理が施された後、例
えばＮＴＳｑ１１準テレビジコテレビジョン信号ビデオ
テープレコーダに配録されるものである０次に、このビ
デオテープレコーダから再生されるＮＴ８Ｃ＠準−テレ
ビジョン信号が復調され、抽出されるデジタルデータは
、ディンターリープ、誤り検出および誤り訂正等の処理
が施されて、もとのオーディオアナログ信号が付与化さ
れたデジタル信号に変換される。このデジタル信号は、
上記アナログ−デジタル変換器とは逆のデジタル−アナ
ログ変換器によりもとのオーディオアナログ信号に復元
されるようになっている。

このようなデジタル記録再生装置は、ＰＣＭ録音再生装
置として従来曳く知られているもので、オーディオアナ
ログ信号ンデジタルｇｉ号に変換して記録することによ
り、これまでのカセットテープレコーダのようなアナロ
グ式テープレコーダに付随する技術的限界１例えば記録
媒体となる磁気テープの最大殊化レベル等の物理的特性
や、テープレコーダ自体の各機構部の機械的精度等に起
因する音響時性への悪影響ン排除して高忠実度の録音お
よび再生ｔなし得るものである。

ところで、このようなＰＣＭ録音再生装置（つまりデジ
タル記録再生装置）は１時にその鍮膏再生可能とされる
信号の最大レベルを示す手段が設けられていなかった。

したがって、ＰＣＭ録音再生装置から例えばカセットテ
ープレコーダ等のアナログ式テープレコーダにダビング
操作を行う際において、上記のＰＣＭ録音再生装置の録
音再生可能な信号の最大レベルがわからず一カヤツＦテ
ープレコーダの録音レベルヶ最適な状態に設定すること
が困鋤であるという欠点ン有していた。

この発明は上記の点に鑑みてなされたもので噌録音系な
らびに再生系ン有したデジタル記録再生装置において、
再生系から出力されるアナログ信号の最大レベルと略同
等のレベルン与え得る基準信号発生中段′Ｉｋ−録ｆ系
の入力側に設けることにより、基準信号発生中Ｒｗ選択
的に使用する状態としてダビング時にダビング側テープ
レコーダの最適録音レベルを設定可能とした艮好なデジ
タル記鋒再生装ｆｉｔを提供することを目的とする。

以下図面ン参照してこの発明の一冥施例について詳細に
説明する。

すなわち、４１図に示すように、圧右両チャンネルの録
音入力端子ＩＮＩＩ、　ＩＮＲが増幅器ｌｌ５１２それ
ぞれの入力端子へ対応的に接続されている。この増幅器
Ｉｌｌ　ｅ　Ｉ　Ｊの各出力端子は、み 例えばカットオフ周波数Ｉ　Ｄ　Ｋ）ｌｚのローパフイ
ルタを対応的に介して、サンプルホールド−路を有して
なる混合回＠ＩＳの１対の入力端子Ｃ二接続されている
。

この混合回路１５の出力端子は、アナログ−デジタル変
換回路（以下ＡＤＣと称する。１６’に’介して切換回
路ＪＦの一方の入力端子に接続されている。また、この
切換−路１ｆ／の他方の入力１子には基準信号発生ｌｌ
ｉ！１ｌｌ１８１８の出力端子が接続されている。

この切換回路１７の出力端子は、記録処ｍ回路１ｆｌの
入力端子に接続されている。この記録処理回路１ｇの出
力端子は、ビデオテープレコーダ（以下ＶＴＲと略称す
る］２０のビデオ入力端子に１ｊａ続されている。

このＶＴＲＩ　ＩＩのビデオ出力端子は再生処理回路Ｊ
Ｊの入力端子に接続されている。この再生処理回路２１
の出力端子は、デジタル−アナログ変換−路（以下ＤＡ
Ｃと略称するンｚｚｙｈ−介して分離回路ｚ１の入力端
子に接続されている。

この分ＩＩＩＩ＆？ｌ路２３の１対の出力端子は、それ
ぞれ増幅器１４ａ２１５ｆ対応的に介して、カットオフ
周波数２０　ＫＨｚのローパスフィルタ２６゜２ｒのそ
れぞれの入力端子にｉ［！続されている。

これらのローパスフィルタＩＩＩ、２Ｆの出力端子は、
対応的に出力端子０υＴＬ、０ＵＴｘ　ｌ：ｌ−接ｆａ
されている。

また、上記分Ｍ回路２８の１対出力趨子は、対応的にミ
ューティング（ロ）路２１１．１９それぞれ介してヘッ
ドホン躯動用の電力増幅器ＳＯ。

１１の入力端子に接続されている。これらの電力増幅器
ｓｏｎ；ｉｔの出力端子は、それぞれ共通趨が短絡され
るヘッドホンジャック３２の１封切片に対応的に接続さ
れている。

一方、上記切換（２）路１７．基準信号発生ｔｇＩｊ８
ｌ８およびミューティング回路１８．１９それぞれの制
御入力端子には、スイッチ駆動Ｌｇ１ｗＩＩＪ−の出力
端子が共通に接続されている。このスイッチ駆動回路３
１の入力端子には、一端が接地されるスイッチ８の他端
が接続されている。

このように構成されるＰＧＭ録音再生装瀘において、ス
イッチ駆動回路３３は、デャタリング防止回路とＴ型フ
リーツブフロップ回路等により構成されており、通常（
すなわちノーマルモード）においてその出力端子がロー
レベル（以下Ｌレベルと称する）とされている、この場
合、切換回路１６はＡｊ）Ｃ１６の出力信号を選択して
変調回路１９の入力端子に供給するようになされている
。またこれと共に各ミューティング回路２８．２９は、
ミューティング状態にならないようになっている。

すなわち１例えば内示しないマイクロホン等から供給さ
れ被録音信号となる２系統つまり左右両チャンネル分の
オーディオアナログ信号が入力趨子ＩＮＩＪ、ＩＮｉン
対応的に介して増幅器Ｊ１゜１４の入力端子に供給され
ると、このオーディオアナログ信号は、増幅器ｔｔ、ｉ
ｚにより増幅され例えばカットオフ周波数χ２０　ＫＨ
ｚとしたローパスフィルタ１３．１４を対応的に介して
それぞれ混合回路１Ｂの１対の入力端子に供給される。

この混合回路１５に供給される各信号は−それぞれ交互
に所定の周期でサンプリング（４１１本化）および多重
化されて混合回路１５の出力端子から）Ｊ）Ｃｔ　６の
入力端子に供給するようになっている。ＡＤｃｌ　６は
一多重化されたオーディオアナログ信号ンアナログーデ
ジタル変換（以下Ａ／Ｄ変換と略称するンすることによ
り得られた例えば各１４ピツトのデジタル信号（ＩＩＩ
本化ワードと称する）を切換回路７７に介して直列転送
し、記鍮処ｍ回路１９の入力端子へ４絖的に供給するよ
う、になっている。

そして、記鍮処堀回路１９は１左右両チャンネルの各系
統につき３つ（２系統で６っ）の連続した標本化ワード
３ｋ１つのデータ群と（これに対し２種の畝り訂正符号
（符号長１４ビツト）を付加し、各＠ｒ化ワードおよび
各誤り訂正符号に対しインターリーブ処′ｆＭ′ｌｋ−
施すと共に誤り検出用の誤り検出符号（符号長１６ビツ
ト）ヲ付加するようになっている。さらに、これらの標
本化ワード、誤り訂正符号、誤り検出符号よりなるデジ
タルデータは、記録処理（２）路１９により１例えばＮ
ＴＢＣ＄準テレビジぢｙ信号の１水平走査期間に重畳さ
れ（これを以下ビデオ信号と称する）　ＶＴＲＪ　Ｄの
ビデオ入力端子に供給されるようになっている。

なお、上記インターリーブ処理は、上記データ群ｌ構成
する各標本化ワードならびに合一り訂正符号を例えばそ
れぞれ遅延時間の異なる複数の遅延＊７に対応的に介す
る如くし−て、別々の水平走査期間に重量するように適
宜振り分けるようになっている。つまり、ビデオ信号の
１水平走査期間には、それぞれ相異なる６つのデータ群
の標本化ワードと誤り訂正符号が重畳されるようになっ
ている。

これにより％ＡＤＯ’１　ｇから連続して出力される標
本化ワードを、それぞれ磁気テープ上において離れた位
置に記録されるもので、パー２ト誤りに対する補償ン行
い得るよりになっている。

上述したようなオーディオアナログ信号の配録系に対し
て％ＶＴＲＪ　Ｏから再生されるビデオ信号は啄後述す
る再生系によりもとのオーディオアナログ信号に復元さ
れるようになっている。

すなわち％再生されたビデオ信号は、再生処ＮＩｔｇ１
Ｍｘｔにより復調され、上記したデジタルデータが抽出
されるようになっている。このデジタルデータは、再生
処理回路２１内で、上記インターリーブ処理とは逆のデ
ィンタージープ処理−゛誤り検出符号による誤りの検出
、ｇり訂−正符号による誤り訂正等の処理が１され、も
との連続した標本化ワードに変換されシリアルのデジタ
ル信号でＤＡｅ　ｊ　Ｊの入力端子に供給されるもので
ある。

ＤＡＣＪ　ｊは、再生処理−路２１から出力されるシリ
アルのデジタル信号ｔデジタルーアナログ変換（以下Ｄ
／Ａ変換と略称する）した後多重化アナログ信号として
分離回路２Ｓに供給する。

分Ｉ１１回路２Ｓは、　ＤＡＣ２Ｊに同期して多崖化ア
ナログ信号ン左右両チャンネル２系統のオーディ、オア
ナログ信号に分離して１対の出方端子から対応的に増幅
器２４．Ｉ５およびローパスフィルタ２６．＼２７を介
して出力端子０ＬＩＴｒ、　、０ＬＩＴＲに出力するよ
う（＝なっている。

このようにして、左右両チャンネル２系統のＰＣＭ碌音
再生びにＰＣＭ再生がなされるもので−このときヘッド
ホン（図示せず）をヘッドホンジャックＪｚに接続する
ことにより分層回路２１の２系統の出力信号をそれだれ
ミューティング回Ｎ１１１．１９およびモニタ系を構成
する電男増幅器１０．３１に対応的に介してモニタする
ことができるようになっている。

一方亀スイッチ駆動回ｙｚｓｓは、スイッチ８の操作に
より、出方端子をへイレベル（以下Ｈレベルと称する）
とし−切換回路１　ｒ　ｓ−準旧号発生鑓路ｉｓ、ミュ
ーティｙグ回路Ｊ　＃　、　１９を駆動し、ＰＣＭ録音
再生装置をノーマルモードからキャップレーションモー
ドとする。このとき基準信号発生回路１Ｂは、出力端に
例えばこのＰ’ＣＭ　＠　ｉｉ再生装置が録音再生可能
な最大レベル（っまり人ＤＣ１θ、　ＤＡＣが変換可能
とする最大レベル）と−同等の振Ｉ１１！χ有する正弦
波！各入力１子ＩＮＬ　、　ＩＮｍに入力したときＤＡ
Ｃ１６から出力される信号と同等のデジタル信号ン発生
するようになっている。また切換回路１７は、基準信号
発生ｎＮ１１ｊ＝０）出力信号を記録処理回路１９の入
力端子に供給するようになっている。

したがって、基準信号発生口路１８の出力信号は、切換
回路ｔｒ２介して、記録処理回路１９によりビデオ信号
に変換され、ＶＴＲ２０のビデオ入力端子に供給される
ようになるものである。

ところで、　ＶＴＲ！ｌ　ｏは、通常再生状態以外の状
態にある場合、ビデオ入力端子に印加される信号ｌビデ
オ出力端子にそのまま出力するようになっている。この
ため、　ｖ’ｒｎｚ　Ｏが再生状悪以方の状態であれば
、ビデオ信号がＶＴＲｊ　Ｏの再生信号と同様に、再生
処理回１６２１．８に８２２ａ分Ｍ回路２ｇ、増Ｉ＠器
ｊ　４　ａ　ｊ　ｌ　、　Ｃ７−／（スフイルタｚｇ、
ｚｒｙｘ順次介することにより１出力端子０ＵＴｂ、０
ＵＴｘからそれぞれＰＣＭ録音再生装置が録音再生可能
とする最大レベルと略同等のレベルを有した正弦波が出
力されることになる。

これと共に、ミューティング回路ｚａ、ｚｙは、スイッ
チ駆動回路ＳＳに駆動され、分ｙＩＩＡｔｉｌｌｌｌ路
２１の出力？それぞれ所定レベルに減衰させ各１力漕幅
器３０．３１の入力１子に供給するようになっている。

なお、上記の説明では動作？わかりやすくするために説
明ならびに図示することを省略したが、混合回路１１．
ＡＤＣＩｇ、基準信号発生回路１９．再生処理回路１９
，４生処理回路７７゜ＤＡＣＪ　！および分離−＠ＺＸ
は、それぞれ図示しないクロック信号発生回路および制
御回路から導出されるクロック信号およびこのクロック
信号から成虫される制御信号が供給されるもので、これ
らの信号に同期して個々に所定の動作がなされるように
なっている。

次に、第１図の装置のＡＤＣ７Ｂ　、切換回路ＩＰ、基
準信号発生＠Ｈ５ｔｓ、記骨処１！ＩＰ！１Ｍ６１＃お
よびスイッチ駆動回路８３かうなる部分の具体的構成に
ついてＩＪＩ２図を用いてｌＳ！明する。

すなわち、前記混合回路１５の出方端子は、例えばＩＣ
で構成され前記ＡＤＯ７ｇを構成するＡＢＣ回路４ｇの
入力端子ＩＮａに端子ＩＮを介して接続される。このＡ
Ｄｃ回路４ｏは、１４ビツトの出方端子ＤＩ　＊　ＤＩ
　　ｅ　Ｄ、　”・、Ｄｌ、を有しており、この出力端
子の上位８ビツトっまりり。

Ｄ、、、−・Ｄ！が並列入力直列出力型の第１のシフト
レジスタ４１の並列入力端子Ｉｈｌ＊　Ｉｇｌ　　ｍ・
・・。

ＩｂＩ、１町に対応的に接続され、この出方端子の下位
６ビツトつまりＤａｅＤ＠ｐ川、Ｄ、１が並列入力直列
出力型の第２のシフトレジスタ４２の並列入力端子Ｉ〜
”Ｋ＊ｅ・・・ａ　Ｉ４　＠　ＩＣＨに対応的に接続さ
れている。

この第２のシフトレジスタ４２は、他の並列入力端子Ｉ
ｓ、、Ｉｂ、および直列出力端子別４が接地され、直列
出力端子Ｑ％が上記ｍｌのシフトレジスタ４ノの直列入
力端子ｅＨＩＩ、にＷ！続されている。上記第１のシフ
トレジスタ４１の直列出力端子Ｑｈｔは、切換囲路ＩＦ
を構成する後述するアンドオアゲート４３の第１の入力
端子ｌζ；接続されている。９のアンドオアグー）４Ｊ
の出力端子は、例えばＩＣでなりｔＩｉ配記録処理回路
ｌ＃を構成する記録処理装置１４４の入力端子ｌＮｄ１
：ｆＩ！続されている。この記録処理装置４４は、その
出力端子Ｏｖが端子ｏｕ’ｒｖｖ介して図示しないが前
記ＶＴＲ２０のビデオ入力端子に接続されている。

上記記録処理装置４４のクロック入力端子ＷＢＣには、
図示しないが例えば１．４　ｈＡＨｚのクロック信号全
供給する発振器の出力端が端子ＣＩＭを介して接続され
ている。これと共に上記端子０１Ｎは、インバータ４５
　ｅ　４　ｇ　ｋ直列的に介して上記第１　、ｌ’ｇ２
のシフトレジスタ４１．４２のクロック入力端子ＣＫ＠
、ＣＫ＠に共通に接続されている。

またも上記インバータ４５の出力端子は、直列入力並列
出方型の第３のシフトレジスタ４７のクロック入力端子
ＣＫ、に接続されている。このｗ４３のシフトレジスタ
４ｒの１対の直列入力端子ＩＮ１．ＩＮ、には、上記記
録処理装置Ｊｉｔ４４の分局グロック１子Ｃｄが接続さ
れている。上記第３のシフトレジスタ４７は、８個の並
列出力端子Ｑａ　ｓＱｂ　ｅ−ａＱｈｗ＊し−ｃおり、
コノウちＱｍおよびＱｈがナンド回路４８の１対の入力
、４子に対応的に接続されている。このカント回路４８
の出力端子は、前記４＠ｌ、第２のシフトレジスタ４１
．４２の各シフト／ロード端子８Ｉ４，８Ｉ、に共通に
接続されている。

ところで、基準信号発生回路１８の要＆ｌＩｖｍ成する
読み出し専用メモリ（以下ＲＯＭと称するン４９は、ア
ドレス入力端子Ａｌｌ　　６　ＡＩ　　、・・・、Ａｎ
がカラ／り５０の各出力端子Ｑ　ｏ　　ｅ　Ｑｓ　　＃
・・・。

Ｑｎに接続されると共に％８ビットのデータ出力端子Ｄ
ｒ、　、Ｄｒｌ、・−、Ｄｒテが並列入力直列出力型の
１１４のシフトレジスタ５１の並列入力端子Ｉｋ４Ｉ＆
　ａ　”・、Ｉｂ４．ＩＣ４に対応的に接続されている
。

この第４のシフトレジスタ５１は、クロック入力端子Ｇ
Ｋ、が前記インバータ４６の出力端子に接続され、直列
入力１子８１　Ｎ、が接地され、直列出力端子Ｑｈ、が
前記アンドオアゲートｉｓの第２の入力端子２に接続さ
れている。

また、上６ピカクンタ５０の各出力端子ＱｏｅＱ１　、
・・・ｅＱｎは、後述する組合せ回路５２の対応する入
力）１子↑１ｌｓＩｌ＊・・・、Ｉｎ・に域枕されてい
る。この組合せ回路５２の、出力１子は亀オア回路５３
の一方の入力１子にｓｉｔされている。このオア回路５
３の出力端子は上記カフ７り５Ｑのリセット端子ＣＬＩ
：接続されている。

このカクンタ５０のクロック入力端子ＣＫは、インバー
タ５４を介して１対の入力端子がｌｋｒ記＠３のシフト
レジスタ４７の出力端子Ｑ　ａ　ｅ　Ｑ”に対応的に接
続される排他的−進相回路５５の出力１子に接、続され
ている。この排他的Ｗａ理相和回路５の出力端子は、ｓ
ｆｆ　Ｍｔ　ｍ　４のシフトレジスタ５１のシフト／ロ
ード端子８Ｉ４Ｆ、接続されている。

また、ノーマルモードとキャリブレーションモードの切
換ン制御する前記スインｆ８は１例えばノンロックブツ
シュ式スイッデにより構成′されるもので、その一端が
抵抗Ｒｏ’！？介して電源Ｖｃｃに接続され、他ｉが接
地されているｉこのスインｆ８と抵抗Ｒ・の接続中点は
、チャタリング除去回路およびＴ型フリップフロップ回
路等により構成される保持回路５６の入力端子゛に接続
される。この保持回路５６の出力端子は。

前記アンレオアゲート４３の第３の入力端子に接続され
ると共に、直接的に上記アンドオアグ−）４Ｊの第４の
入力端子４．＠記第４のシフトレジスタ５１の反転入力
のシャツ）４子ＣＩ４に共通Ｃ：接已されている。加え
て、この保愕回路１６の出力端子は、抵抗ＲｔＹ介して
カソードが接地される発光ダイオードＤＬのアットに接
続されている。

なお、前記ｖＩＭ１　ｍ　第２のシフトレジスタ４１゜
４２の反転入力のりャット端子ＣＩ４．ＣＩ４は共通に
端子ＣＩ、’を介して図示しないＩｔｌ＃回路に接続さ
れるものである。同様に一記第３のシフトレジスタ４７
の反転入力のリセット１子ＣＩ４は上記制御回路に１所
ＣＩｓ　ｙｔ介して接続されるようになっている。

上記ＲＯＭ　４９は第３図に示すように、例えば基準信
号−を正弦波とした場合、時間を軸方向に所定の間隔で
サンプリングＣ１１本化）したときのレベルに対応した
デジタル値すなわちデータが記憶されるよう（：、なっ
ている、ここで、ＶＴＲ２０に’Ｊｊ慮してサンプリン
グ周波数′Ｉｋ−例えば４４０５６１１ＪＩｚとすれば
上記正弦波は２２．６％８毎にサンプリングされるもの
である。

すなわち、各時間１．，１ｍ　・・・・、ｉｋ、ｌ二お
いてサンプリングされた正弦波の各レベルに対応したデ
ータ■・　、■虱　、・・・、　Ｖｋ−、は％ＲＯＭ４
９に後述するように記憶されるもので、そのうち上記正
弦波の正負の各ピーク（つまり最大振幅ンとなるデータ
ＶｍｓＶｓｍが当該するＩＣＭ録音録音再生可能音再生
可能な最大レベルに対応するようにｓ１４ビットの２進
数で表現し得る最大および最小値（っまり０１．１１１
．１１１．１１１　。

Ｉｌｌ、および１０．０００，０００，０００．０００
）　、！：なさレルものである。なお％ｍはｍ　＝　ｋ
／４である。

上記データは、上記ＲＵＭ　＃　９のアドレス入力端子
Ａ・　１人１．・・・、＾、の入力により指定される番
地（６）の記憶領域に記憶されるようになっている。

すなわち、第４図に示すように各データＶＯａ”１ｍ・
・・、Ｖｋは、それぞれ上位８ピツトと下位６ビツトに
分割されて上記１（ＯＭ’４ｊに記憶されるものである
。ここで、時間１１におけるデータＶｔ、ｖ′代表さ一
４ｔてｌｌ！ＤＴｌと、上記ＲｏＭ４ｙは、４を番地に
データｖｔの上位８ビツトのデー　９　Ｖ４　、ｖ４、
−、、Ｖ４　カ該ＲＯＭ　４　Ｇ　ノテー９１に３カ趨
子Ｄｒ６　、Ｄｒｌ、・・・、Ｄｒｙに対応させて記憶
され、４ｔ◆１醤地には下位６ビツトのシータＶ／、　
、Ｖ４　。

Ｖｊａ　、Ｖｌｂ　、Ｖｌｃ　、Ｖｌｄ　カ該Ｒｔ）Ｍ
４９ＣＤデーｆ出カ端子Ｄｒ６　、Ｄｒｌ、・・・、Ｄ
　ｒ＠に対応させて記憶されるようになっている。また
、上記４ｔおよびｔ＋１番地に分割して記憶されたデー
タＶｔは、左チャンネルＬｃｈに供給されるものならば
、右チャンネルＲｃｈにも供給されるようにするために
４ｔ＋２および４ｔ＋３番地にも記憶されるようになっ
ている。

なお、上記ＲＯＭ　４　ｍの４ｔ４１および４ｔ＋３番
地のデータ出７Ｊ端子Ｄｒ・、Ｄｒマに対応した記憶領
域は使用されず２進数の値で０とされるようになってい
る・、つまり、奇数番地のデータの下位２ビツトは全て
０となるものである。

また、上記したように、第１．第２．４４のシフトレジ
スタ４１ｍ４２ａ５１は、それぞれ同−ｆ１１能同−構
成を有するようになってお暑ハ各シフトロード趨子８Ｉ
４．８Ｉ、　、　ｓｉ、がＬレベルであるとき、各クロ
ック入力端子ｃＫｌ、　ｃＫ、、ｃＫ。

がＬレベルからＨＬ／々ルに立上ると、それぞれノ各並
列入力端子”ｌ　ａ　ｘｂ、　ａ　＝・ｇ　Ｉｈｌ　＠
よびＩａｌ。

”ｌ　＃　・＝ｅ　ＩｈｓおよびＩ４　ａ　Ｉｂａ　ｅ
　”ａ　Ｉｈ４　（Ｄ　Ｌｙ　ヘ／ｌ／！内部の各記憶
部にロードするようになっている・この場合勤上記各シ
フトレジスタ４１゜４１．１１”ＣＤ各人力ＩＩ９子ｌ
ｈｌ　ｅ　Ｉｋｌ　ｊｈｌカらロードされた内容は、そ
れぞれ直列出方ｉ子に出力されるものである。

一方１上記各シフト／ロード端子８Ｉ４，８Ｎ４゜Ｑｈ
に出力されるものである。

上記アンドオアゲート４１は、２個のアンド回路と１個
のオア回路とにより構成されるもので、出力端子のレベ
ルを変数ケ）で示し且つ！＠ｌ。

１１２．１１１３、−第４の出力端子Ｊ、Ｊ＃Ｊ、４の
レベルをそれぞれ変数ａ、ｂ、ｃ、ｄで示すならばその
論理式は、 ｙ寓　ａ、ｃ＋ｂ、ｄ で示されるようになっている。したが９て、粥２の入力
端子がＨレベルで第４の入力端子４がＬレベルであれば
％前記第１のシフトレジスタ４１の直列出力１子Ｑｈｔ
の信号は、上記アンド叡／Ｉｓ−痩工ＩＩ オアデー）４１を介してａ配性≠≠１考（遺１喚４４の
入力端子に供給される８１４がＨレベルテアレば％各シ
フトレジスタ４１．４１．１１は１その記憶部にロード
され且つそれぞれの各入力端子Ｉａｌ、　Ｉｍ、　、　
・、　Ｉｈ１およびＩａｇ　＠　Ｉ％　ｍ　””ａＩｈ
、およびＩ４−　”＊　ｅ　”ｍ　Ｉｈ＋に対応した内
容を順次各クロック入力端子のレベルの立上り毎に各直
列出力端子から出力するようになっている。

なお、上記の場合、各リセット端子ｃ１４．　ＣＩ４゜
ＣＩ４は、図示しない制御回路によりｉレベルとされて
いる。

上記Ｉｌ！３のシフトレジスタ４６は、クロック入力端
子が立上る毎に例えば１対の入力端子ＩＮ、、ＩＮ、に
供給される信号の論理積が順次シフトされて、各並列出
力端子Ｑ　ａ　ａ　Ｑ　ｂ　ａ・・・ことになる、また
、このアンドオアゲー）　４　Ｊ　Ｃｌ）第２および１
！４の入力端子２および４がそれぞれＬおよびＨレベル
であれば、上記第４のシフトレジスタ５の出力信号が該
アンドオアゲート４１を介して上記ビデオ信号変換回路
４４の入力端子に供給されるものである。

ところで、前記組合せ回ｗ１！５１は、あらかじめ上記
ＲＯＭ　４９は記憶されたデータの最終番地の場合４を
番地）、このとき出力端子ＹＨレベルとして、前記オア
回路５３を介して上記カウンタ１１０ｆリセツトするよ
うになっている。

また％前記記録処理装置４４は、クロック入力端子ＷＢ
ｍに供給されるクロック信号を例えばｌ／８に分局して
分局クロック端子Ｃｄから出方するよりになっている。

次に、上記（且つ１３２図に示した回路が設けられるＰ
（３１帰音再生装置の動作について第５図のタイミング
チャートを参照しながら説明する。

なお、！Ｊ５図において、ｃａ）は記録処理装置１４４
の分周クロツヤ端子Ｃｄの出方信号であ曇ハ（ｂ）は端
子ＣＨｒに供給されるクロック信号であり、ＩＣ）バイ
ア　バー　９４１　（７）　出７Ｊ　信号テｉ　’）、
（ｄ　）　、　（ｅ）　。

Ｃｆ）　、　＊＞　、　（ｈン、υ）、ｕ）、（ｋ）は
それぞれ第３のシフトレジスタ４ｒの各並列出方端子Ｑ
ａ“ａ　Ｑ　ｂ　−・・・、Ｑｈの出力信号であり、（
ｍ）はノーマルモードにおけるＩｇｌのシフトレジスタ
４ノの直列出力端子Ｑｂ１の出力信号であり、（ｆｌ）
は排他的Ｉ！１理和理路回路の出力信号であり、（０）
はインバータ５４の出力信号であり、ψ２は第４のシフ
トレジスタ５１の直列出力端子Ｑ４の出力信号である。

また、第５図において期間Ｔ、およびＴ、は例えば左チ
ャンネルＬｃｈおよび若チャンネルＲｃｈに対応してデ
ータＶＡが記録処理装置４４に供給される期間を示すも
ので、期間”ｈ　ｅ　ｉｎ）　ｅ　ｉＱｔｍｌはＲＯＭ
　４　ｍがそれぞれ番地４４０４１◆１゜４ｔ＋２，４
ｔ＋３に記憶されるデータを出力する期間を示すもので
ある。

キャリブレーションモードの場合％　ｕｌ、＄２のシフ
トレジスタ４１．４１の各リセット端子ＣＩＪ１．Ｃ−
および第３のシフトレジスタ４７の９−ｅット趨子ＣＬ
ｌｌｌは、図示しない制御回路によりそれぞれ端子”１
　＃　ＣＩｇを介してレベルとされるようになっている
。

すなわち、！Ｊ３のシフトレジスタ４１は、クロック入
力端子へにインバータ４５により・反転されたクロック
信号がｌ１ｉＩＩｉＩＩ場Ｉしており、（１３！５図（
り参照）ｌ対の入力端子ＩＮ＆、　Ｉ％には記録処理装
置４４の分局クロック端子Ｃｄよりφ分周きれたクロッ
ク信号が供給されている。（第５図（荀参照）、これに
より％第３のシフトレジスタ４ｒは、クロック入力端子
ＣＫ、が立上る毎にレフト動作を行うもので各並列出力
端子Ｑｂ。

Ｑｃ、・・・、Ｑｋには、並列出力端子Ｑａ出力の位相
が２２．５°　、４５”、６７．５°　、９０°　。

１１２．５”　、１３５”　、１５７．５＠、遅れた信
号が出力−されるようになっている（第５図（ｄ）　＃
　（ｅ）　＃・・・、（ｋ）ε照）したがって％ＩＪ３
のシフトレジスタ４７の並列出力端子Ｑａ、Ｑｈが共に
Ｈレベルであれば、ナンド回路４＃の出力端子がＬレベ
ルとなり、（１１５図（イ）参照）第１．１１８２．の
シフトレジスタ４１．４１のｉ／７ト／ロード趨子８Ｌ
１，８Ｌ、はレベルとなる０次に、端子Ｃ１ｗに供給さ
れるクロック信号が立上ると’１ｓｘ、）ｓｚのレフト
レジスｆ４１．４１は、ＡＤＣ４ｇの並列出力データを
その内部ロードする。このとき第１のシフトレジスタ４
１ｆ）ａ列出力端子Ｑｈｉには入力端子Ｉｈ１からロー
ドされたデータが出力されるものである（第５図に）参
照）。

次に一クロック信号が立下れば、第３のシフトレジスタ
４２は亀クロック入力端子ＣＫｓが立上るのでシフト動
作を行い、ナンド回路４１）１介して第１．第２のシフ
トレジスタ４１．４１−をシフト動作可能な状態とする
。以下、クロック信号の立上り毎に第１のシフトレジス
タ４１の直列出方端子Ｑｋｈからは、順次１ｊｌｌｌ、
第２のシフトレジスタ４１ｅ４２にロードされたＡＤＣ
回路４０の並列出力データがＤｉ　　ｓ　Ｄｉ　　ｍ・
・、。

Ｄ□の順にシリア化のデジタｋＩｆ１号に変換されて出
力されるようになっている（１！５１に）参照ンなお、
上記のシリアル信号は、記録処理装置４４においてＮ’
ｌＦＩ　Ｃ標準テレビジョン信号に重畳されるので％前
記した如く第２のシフトレジスタ４ｚの入力端子Ｉｋｌ
ｘｓ１１ｍ　’ｌ接地して亀下位２ビットがＬレベル（
すなわち処理０）とされるようになっている。

このように％ＩＪＩ　、！Ｊ２のシフトレジスタ４１．
４２にロードされた１６ピツトのデータＱｈＩから出力
されると、再び第３のシフトレジスタ４ｒの並列出方端
子Ｑａ　、Ｑｂが共、にＨレベルとされ％（第５図（ｄ
）　、　Ｏｃ）　参照）、次のクロック信号の立上りで
１１！　１１１Ｈｚのシフトレジスタ４ｔａａｚには、
ＡＤＣ［ｇｌ回路ｏの各並列出方データがロードされる
。以下、上記し−たように各シフトレジスタ’１ａ４２
にロードされたデータは、再びＩＩ！１のシフトレジス
タ４１０）直列出力１子Ｑｈｌからクロック信号に同期
して出方されるもので°ある。（第５因に）参照）。

これは−前のデータがオーディオアナログ信号の例えば
左チャンネルに対応するものならば、後のデータはオー
ディオアナログ信号の右チャンネルに対応するものであ
る。このよ）な動作ｌ繰返すことにょリーオーディオア
ナログ（ステレオ）信号は、逐次シリアルのデジタル信
号に変換されるようになっている。

一方％前記したように保持回路５９の出方端子は、Ｈレ
ベルとされるので亀アンドオアゲート４３の第３および
１１４０入力趨子がそれぞれＨお°よびＬレベルとされ
、第１のシフトレジスタ４１の直列出力端子Ｑｈの出力
信号はアンドオアゲート４！Ｉ’ｌｌ介して記録処理装
ｆｆ１４４の入力端子に供給される。これにより、Ｐ（
、’Ｍ録音杏生装置は、オーディオアナログ信号のいわ
ゆるＰＣ，’Ｍ録音が可能な状態となされるものである
。

ところで、ノーマルモードとキャリブレーションモード
と！切換えるスイン２−８が操作されると、保持回路５
６は、内部のＴ型フリップフロップが反転され、出方端
子が）ルベルとなる。

これにより、オア回路５３は、一方の入力端子がインバ
ータ５ｒを介してＬレベルとされ−また他方の入力端子
が組合せ（２）路５２によりＬレベルとされているので
、カウンタ５０のリセット端子ＣＬｆＬレベルとしてカ
ウンタ５ｄのリセット状ａＶ解除する。

そして％！Ｊ３のシフトレジスタ４１の並列出方端子ｑ
ａｅｑｈ’が共にＨレベルとされ、第４のシフトレジス
タ５１のシフト／ロード趨子つ“；ｒｌ ８Ｌ、が排他的論理和回路５５！介してＬレベルとされ
（８５図（ｄ）、伽）　、　（ｆｉ）参照）てクロック
信号が立上ると、例えばＲＯＭ　４９の並列出力端子Ｄ
ｒ６　ａ　Ｄ’ｓ　、・＝ａ　Ｄｒ、には、カウンタ５
０によって指定される０番地のデータｖＯ０，Ｖｏ＠　
、・・・ｊＶｏｙが出力されており、これらのデータが
第４のシフトレジスタ゛５ノにロードされる。この結果
、第４のシフトレジスタ５１の直列出力端子Ｑｈ４には
、ＲＬ）Ｍ　４　ｍの並列出方端子Ｄｒ、からロードさ
れたデータＶＯ・が出力される（第５図に）−参照）。

【ｔ′次のクロック信号の立下りにおいて％第３のシフ
トレジスタ４１がシフト動作を行なうので、ｉＪ４のシ
フトレジスタ５１は、排他的論理和（ロ）路５ｓにより
シフトロード亀子８Ｃ，がＨレベルとされるＪ第５図（
’）　ｅ　Ｏ’）　ａ（ホ）参照ン、以って一以下クロ
ック信号の立上る毎に第４のシフトレジスタ５１は−Ｒ
ＯＭ　４　Ｍの各並列出方端子Ｄｒ＠　。

Ｄ　ｒ＠　＊　”’　ｅ　Ｄ　’ｌ？からロードされた
データＶｏ６　、Ｖｏ、　＊・・・ｅｖＯｑｌ’シリア
ルのデジタル信号として直列出力端子Ｑｋａから出力Ｔ
るようになっている（＃＆５図（で）参照）。

また第４のシフトレジスタ５１が１（（ＪＭ　４９の並
列出力端ＤｒｖからロードされたデータＶＯ７ｖ出力し
ているときクロック信号が立下れば、巣３のシフトレジ
スタは、シフト動作７行いその並列出力端子Ｑ　ａ　、
　Ｑ　ｈが共にＬレベルとされ排他的論理和回路６５を
介して１！！４のシフトレジスタｌｌ０Ｊシフト／ロー
ド端子８Ｌｈ’１８び−Ｌレベルとする（第５図（ｄ）
　、　（＆）　、　（ｎ）　参照）。これと共に排他的
！１１理和回路５５の出力はインバータ５４ン介してカ
ウンタ５Ｑのグロック入力端子ＣＫに供給される（第５
１１（０）参照）、この結果カウンタ５０が、そのグロ
ック入力端子ＣＫの立上りでその内容Ｙｌだけ増加させ
、　ＲＵＭ４９はその並列出力端子Ｄｒｏ　、Ｄｒ＠　
、・・・、Ｄｒマに例えば１番地のデータＶｏｗ　＊■
Ｏ＊　ｅ””＊ＶＯ’Ｙ出力する。各データＶＯ虐、ｖ
ｂ、、・・・、Ｖｏｄ）は、次のクロック信号の立ち止
りで１１１４のシ、７）レジスタ５１にロードされ、上
記した場合と同様Ｃ″−直列出力端子Ｑｈａから、クロ
ックｇ！１号の立上りにろじ順第５図ω）参照）、この
結果％前記ＡＤｃ回路４゜の並列出力端子Ｄａ＝Ｄ・　
、・・・、Ｄ１６に対応したデータがｌＦｇ４のシフト
レジスタ５１から出力されたことになる。以下）？ＯＭ
　ｊ　９の各番地の内容が！！ｉ４のシフトレジスタか
ら出力される毎にカウンタ５ｏが更新され同様の動作が
繰り返されることになる（第５図φン参照）。

例えば、ＲＯＭ　４９の０および１番地の内容が基準信
号の左チャンネルに対応するデータであるならば、２お
よび３番地に配憶される内容は基準信号の右チャンネル
に対に６するデータでそれぞれＯおよび１番地同様のも
のである。以下同０に各２番地の記憶域１組として基準
信号の左および右チャンネルに対応するデータが交互に
配憶されるようになっている。これにより左右ｉ４　チ
ー？ンネルの基準信号に対応したシリアルのデジタル信
号ヶ発生し得るもので、カウンタ５０の内容がＲＯＭ　
４９（ｉＪ４ｎｌＮＭ号用ｆ’　−タ、　ＱＪ　５憶さ
れている最終番地の次の番地に一致したとき１組合せ回
路５２は、その出力端子を瞬時Ｈレベルとしてオア（ロ
）路６Ｓｔ介しカウンタ５０をリセットする。このよう
にして再びＲ（ＪＭ　４９の内容が第４のシフトレジス
タ５１の直列出力端子Ｑｈ番から出力されるものである
。

−力、上記シリアルのデジタル信号は、保持回路５６の
出力端子がＨレベルとなっていることにより−アンドオ
アゲート４３を介して記録処理装置４４の入力端子に入
力されるものである。

したがって、該Ｐα録音再生装置のＶＴＲＪ　。

は、その再生状態以外において人力信号ｌビデオ出力端
子からそのまま出力するようになっている―このため、
上記基準信号に対応したデジタル信号が重畳されたビデ
オ信号は、再生処理回路２）で復調さ−れ、１出される
軸木化ワードのデジタル信号は自σ述したようにυＡＣ
１ｇｉｊｉ’５ＪＪ。

分離回路２ｉｅ増幅器ｉ４，２５およびローパスフィル
タ２６．２ｒ等を介１′ることによって亀各鼻生出力端
子０ＩＪＴ　Ｌ、　Ｕυ′ｒＲに尚ｉ１　ＰＣＭ録音再
アナログの基準信号に変換されて左右両チャンネル同時
に出力されることになる。

この結果、尚蚊ＰＣＭ　Ｑ音再生装置からカヤットテー
ブレコーダ等のアナログ式テープレコーダにダビングす
る場合、ダビング偶のテープレコーダの最適再生レベル
のｅ′ｉｉ！ｙｉｅ容易に行うことができる。

また、記録処ｍ回路１Ｇの出力趨子情と再生処理回路２
１の入力端子側それぞれにスイッチｑｓｍｖ設け、他の
ビデオテープレコーダＶＴＲが接続可能なようにすれば
複数のＶＴＲＩ：おいても上記した基準信号に対ろした
信号音重畳させたビデオ信号馨記録することができる。

加えて、このような基準信号発生手段’に：ｅけること
により、録音ならびに再生系の基本的な動作チェックも
行うことができ極めて便利なものである。

尚亀纂５図のタイミングデャー）に示した第３のシフト
レジスタ４７の他の並列出力端子Ｑｂ　。

ＱｃａＱｄｅＱ＠、Ｑｒ　＊Ｑｇ出力は、他の制御用信
号を合成Ｔるために１ｊ！用されももので、その詳しい
説明は省略することｆ：する、また、再度スイッテ８を
操作することにより、保持回路５６の出力端子がＬレベ
ルとされ、当ｄ　ＰＣＭ録音再生装置は通常の音響信号
を録音可ｆｉｅな状態となされるものである。

ところで、上記の場合デジタル的に基準信号を発生させ
たが１アナログ的にも同様の信号を発生させることもで
きる。

すなわち％′＃４６図に示すようにアナログ発振器を構
成する纂１および粥２の演算項＠６Ｕ。

６１は、それぞれ抵抗Ｒ１（１とコンダンｆＣＩ・およ
び抵抗Ｒ１１とコンダンｆｃＩＩ　とにより周知の積分
器となるように接続されている。上記第１の演算増幅器
６Ｑの出力端子は、上記第２り演算増幅器６）の反転入
力端子（−）に上記抵抗Ｒ１１を介して接続され、ると
共に抵抗Ｒ１１′Ｉｋ−介して一端が接地される可変抵
抗器ＶＲの他端に接続されている。上記第２の演算増幅
器ｆｉｔの出力端子は、抵抗Ｒ＊ｓ’に介して上記第１
の演算増幅器６１の非反転入力端子（＋）に接続されて
いる。このＩＪ！１の演算増幅器６０の非反転入力端子
（＋）は、−喝が接地されるコンデンサＣｏｘの他端に
接続され交流的に接地されている。また上記積分器の入
力端となる抵抗島。の一端は接地されている１、。

また上記１１２の演算増幅器６ノは、その出力１子が電
［ＶｃｃおよびＶｃｃ間に直列接続される複数の抵抗Ｒ
１番ｅ　ｇｓｓ＋ｅ’ｌｔｓ　＃　ＲｓｔのうちＲ１１
とＬｍの接続中点に接続されている。上記第２の演算増
幅器６１の反転入力端子はまた、カソードが上記抵抗Ｒ
１１ｋｓＲ１１のＭ！続中点に接続されるダイオードＤ
ｓのアノードにＭｆ！枕されると共に、アノードが上記
抵抗Ｒ１＠ｓＲ１？の接続中点に嵌状されるダイオード
Ｄ！のカソードＣ：接続されている。

つまり、これらのダイオードＤ１　、Ｄ、と上記抵抗Ｒ
ｔ＊　＃　Ｒｔｓ　＊　Ｒ綽・Ｒｔｔ　および′？！ｒ
電源Ｖｃｃ、Ｖｅｅ　　　’は、いわゆるクリッパｌｉ
ｍＭＹ構成するもので上記第２の演算増幅器６１の反転
入力端子（−）の電圧を所定のレベル範囲内に制限し、
発振出力の安定化Ｖ画るようになっている。

このように構成されるアナログ発振器においで、前記可
変抵抗器ＶＲの可動切片は、後述するようなアナログス
イッチ回路６２の入力端子ｘ、、ｙｌに共通に接続され
るもので、アナログ発振回路の発振出力χ当該するアナ
ログスイッチ回路６２の各入力端ＸＩ　、Ｙ、に供給す
るようになっている。

このアナログスイッチ回路６２は、他に入力端子Ｘ、、
Ｙ、および切換出方端子Ｘｃ　、　Ｙｃを有するもので
、３個の制御入力端子Ａ、Ｂ。

Ｃにより制御されるようになっている。つまり。

各制御入力端子Ａ、Ｂ、ＣがそれぞれＨ，Ｈ。

Ｌレベルであれば％各入力端子’Ｘ、、Ｙ、に供給され
る信号が対応的に切換出力端子ＸｃｍＹｃに出力゛され
、各制御入力端子Ａ、Ｂ、Ｃがそれぞれり、Ｌ、Ｌレベ
ルであれば、各入力端子Ｘ鵞Ｙ、に供給される９１号が
対応的に切換出力端子Ｘｃ、Ｙｃに出力゛されるもので
ある。

上記アナログスイッチ回路６２の入力端子Ｘ。

Ｙ、は、それぞれ−趨が接地され他端が前記入力１子Ｉ
ＮＬ、ＩＮＲに対応的に接続される可変抵抗器ＶＲ，、
ＶＲ，の可動切片に対応的に接続されるものである。ま
たこのアナログスイッチ回路６２の切換出力端子ＸＣ，
ＹＣは、対応的に前記増幅器１１．１２ｆ介して前記各
ローパスフィルタの入力端子に接続されるようになって
いる。

ところで、上記アナログスイッチ回路６２は、制御入力
端子Ａ、Ｂが共通にスイッチ駆動回路ｓａｙ＠成する保
持回路６１の出力端子に接続され＊　Ｉ！ＩＪ御入力端
子Ｃが接地されている。この保持＠路６３は、第２園の
保持回路５６と同様のもので、その入力端子が図示する
ように１１１源−Ｖｃｃとｉｌ’ｍ１ｉＩＯに直列接続
される抵抗Ｒ１とノーマルモードとキャリブレーション
モートン切換えるスイッテ８・の一端との接続中点に接
続され−また出力端子がカソードが接地される発光ダイ
オードＤＬ・のアノードに抵抗Ｒ１・ン介して接続され
ている。

また図示しないが１ＭＪ記ＡＤＣ７６の出力端子は直接
的に前記記録処理１９１ｗ１１９の入力端子に接続され
ている。

すなわち、以上のように構成されたＰＣＭ録音再生装置
において、スィッチ８ｏ２操作して保持回路６３出力端
子Ｑ　Ｈレベルとすることにょ１ハアナログ発振回路の
出力はアナログスイッチ（ロ）路６２ン介して各増幅器
７　Ｊ　’、　７２の入力端子に共通に入力されるもの
である。但し、この場合可変抵抗器Ｖ　Ｒ＃’；！　％
　アナログ発振回路の出力停号の最大振幅が各増幅器の
入力端においてこのＰ（、’Ｍ録音再生装置が録音再生
可能とする最大レベルと一致するようにＲ４脩されるも
のとする。これにより、上記したまうなＲ（ＪＭ　Ｑ用
いて構成した基準信号発生回路全使用した前記実施例と
同様の効果′Ｉ：Ｉ−得ることができる。

なお％！Ｊ１図と同一部分には同一符号を付し・てその
説明χ省略する。

また、上記ＰＣＭ録音再生装置が録音丹生町匝とする最
大レベルの振＠Ｙ有した基準信号にっ方形波あるいは三
角波等であっても良く、さらに左右のチャンネル間で位
相差をもたせた゛す、周波数を異ならせたりしても良い
。

以上のように、デジタル、ｌｃ録再再生装置おいテ、テ
シタル信号記録入力側にこのデジタル記録再生装置が記
録再生可能とする最大レベルの振幅を有した基準となる
信号ン発生する基準１６号発生手段を設けたことは、こ
の発明の特徴とする点である。

次に、前記ミューティング回路７８．２９について説明
する。

すなわち、１８７図に示Ｔように、′＠１図では説明を
解り易くするために凶示しなかったが一前記分１ｌＩＩ
Ｉ＠路２　Ｊ　ＯＪ１対の出力１子は、それぞれ−喝が
接地される可変抵抗器ＶＲ，，ＶＲ，の各他端に対応的
に接続されている。こり可変抵抗器ＶＲ１・ＶＲ，の各
可動切片は、対応的に前記増幅器１４，１Ｂの各入力端
子に対応的に接続されると共に、抵抗ζレコンデンｆ−
鴨、および抵抗Ｒ１１，コンデンチＣＩ全それぞれ直列
的に介して、対応的にヘッドホン用の電力増幅器Ｊ（７
゜３１’１１１−構成する差動増幅器ｒｙｅ；ｔｔの非
反転入力趨子ＩＮ目＋　　ＩＮＩＩにそれぞれ接続され
ている。これらの差動増幅器ｔｏ、ｒｉの出力端子は、
それぞれ対応的にヘッドホン保護用の抵抗Ｒｔｓ、Ｒｍ
番Ｙ介してヘッドホンジャック３２の１対の切片に接続
されている。なお、抵抗Ｒ１，。

Ｒ，−およびＲ，、、Ｒ１は上記差動増幅６ｒｏ、ｉｉ
の帰還定数を定める抵抗であり、コンデンサＣ，，，Ｃ
□は発振防止用のコンデンサである。

また、抵抗”１１とコンテンｆＣ１ｌの接続中点および
抵抗Ｒ１１とコンテンｆＣ■の接続中点は、それぞれ抵
抗Ｒ＊５−Ｒｌｓｔ’対応的に介してＮ対応型トランジ
スタＴｒ＠　、　Ｔｒ、の各コレクタに対応的に接続さ
れている。これらのトランジスタＴ　ｒ、　。

Ｔｒ雪は、各エミッタが接地され、各ベースがそれぞれ
抵抗ＲｓｘａＲｓ＊’ｌ対応的に介してＩ’ｊ２１Ｑに
示した＃記保持（ロ）路５６の出力端子に接続されてい
る。なお、４１図およびｌＩ’＄２図と同−細分′には
同一符号を付してその説明〉省略する。

このように構成されるミューティング回路ＩＩ、ＩＩＩ
は、ノーマル状態でトランジスタ゛ハ慶ＴｒＮが１断状
態となるので、可変抵抗ＶＲ，，ＶＭ。

を介して抽出される分ｌＩ！回路２３の出力信号馨減衰
させずに差動増幅器７１７．７１の各入力端子工Ｎｗｔ
＋ＩＮ、ｉに対応的に供給するものである。

一方１発振モードにおいてミューティング回路１８．２
９は、トランジス９　Ｔｒ凰、　Ｔｒｙが導通状態とな
るので、抽出された分譲回路２３の出力信号ン抵抗Ｒ１
１１”ｌ・およびＲｊ　Ｍ　ｒ　Ｒ１・それぞれの定数
により定められる減衰量だけ減涙して対応的に差動増幅
器７（７，７７の各入力趨子ＩＮ口、ＩＮ□　に供給す
るようになっている。

これにより、前記最大レベルの基準信号が直接ヘッドホ
ンに入力されることが無く使用者の耳に傷害ｌ４えるこ
とン防止テることができ慣めて曳好なＰ１轍音再生装置
１（つまりデジタル記録再生装置）とすることができる
。

なお、上記ＰＣＭ　ＩＩ音再生装置において、ＶＴＲ＊
Ｐｃｕ鎌音再生装置の他の部分と一体的に構成するよつ
にしたが、これらをそれぞれ別体と５いゎゆうＶＴＲと
Ｐ。Ｍ　７”　ｏヤッｆ８カニ合ヤ÷Ｐα録音再生装置
！構成するようにしても良い。

その他、種々の変形や適用はこの発明の要旨！逸脱しな
い範囲で可能であることは言う迄も′　ない。

以上述べたようにこの発明によれば、録音系ならびに再
生系ン有し、たデジタル記録再生装置において、再生系
から出力されるアナログ信号の最大レベルと略同等のレ
ベルの基準信号ン与え得る基準信号−発生手段〉録音系
の入力−に設けることにより、基準信号発生手段ｒ選択
的に使用する状態としてダビング時′にダビング側テー
プレコーダの最適録音レベルン設定可乾とした良好なデ
ジタル記録再生装置ｌン提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るデジタル記録再生装置の一実施
例〉示す構成図、１１８２図は第１図の参部の風体例！
示す回路接続図、第３図およびＩＪ！４図は纂２図の゛
読み出し専用メモリにと憶されるデータＶａ明するため
に用いた図、第５固体例ｉ示す口路接続内である。 １ｌ−ｒ−１２，２４，２５・・・増’ｌｉｍ％ｔ　ｓ
　−１４，２ｇ、２１・・・ローパヌフイルｙ、ｔｓ・
・・混合Ｉｒ？ｌ路、１６・・・アナログ−デジタル変
換−路（ＡＤＣ）、１　？−・切換回路、１Ｂ・・・基
準信号発生回路、１９・・・配鍮処理回路、２０・・・
ビデオテープレコーダｂＺＩ・・・再生処理ＩｇＩｊｔ
ｔｓ、　ｚ　２・・・デジダル−アナログ変換回路（Ｄ
ＡＣ）％　２３・・・分ｍ回路、２１１．２９・・・ミ
ューティング回路、３０．３１・・・電力増幅器、２３
・・・ヘッドホンジャク％　３１・・・スイッチ駆動回
路、４０・・・人ＤＣ回路％　４１，４２．４Ｆ１．５
１・・・シフトレジスタ％　４３・・・アンドオアゲー
ト、４４・・・記録処理装置、４Ｍ”ｒ”Ｊｆｊａ５４
．５１”’インバーター４８・・・ナンド−路、Ｊａ・
・・読み出し専用メモリ路、ｔｔＳ・・・オア回路％　
５５・・・排他的−回路ｔｇＩｗ１．５６・・・保持回
路、６０．６１・・・演算増幅ｌ！に％６２・−アナロ
グスイッチ回路、６Ｓ・・・保持−路。 ７０　、　Ｆ　１．−・・差動増幅器、Ｒ，、Ｒ，１，
Ｒ，、。 Ｒ目＊Ｒ＠　＠　−＋ｌｓ　ｌ　ｓＲｌ　ｌ　　ｅＲｌ
　’ｌ　”’＃Ｒ１ｍ　”’抵抗−Ｄ　Ｌ　、　ＤＬ、
−°°発発光イオードー　ｅ、＠、ｃ目＃Ｃ３ｌ＃Ｃ＠
　＠　＊Ｃ＊　Ｈｅｃｌ　＆　”・コンデンサ、８・・
・スイッチ、Ｔｒｌ、Ｔｒ、・・・トランジスタ。 出−人代理人　弁理士　鉤江武門 第６図 第７図

Claims (1)

【特許請求の範囲】
1. アナログ信号ンデジタル信号に変換して磁気テープに舗
   鋒する記録系およびこの磁気テープから再生されるデジ
   タル信号をもとのアナログ信号に変換する再生系とン有
   してなるデジタル記録再生装置において、前記記録系の
   入力側に設けられ、前記再生系から出力される出力信号
   の最大レベルと略同等のレベルを与え倚る１単信号発生
   手段〉備え、前記基準信号発生手段〉選択的に使用する
   状態として、ダビング時にダビング側テープレコーダの
   最適録音レベルを設・定可能としたデジタル記録再生装
   置。