JPS5837913A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5837913A JPS5837913A JP56135724A JP13572481A JPS5837913A JP S5837913 A JPS5837913 A JP S5837913A JP 56135724 A JP56135724 A JP 56135724A JP 13572481 A JP13572481 A JP 13572481A JP S5837913 A JPS5837913 A JP S5837913A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- polycrystalline
- energy beam
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3458—Monocrystalline
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、半導体基板上に
絶縁分離されて形成された多結晶半導体層をエネルギー
ビームの照射によって単結晶化もしくは該多結晶の結晶
粒径を粗大化せしめることにより、上記多結晶層に形成
した素子の電気的特性を大巾に改善せしめるものである
。
絶縁分離されて形成された多結晶半導体層をエネルギー
ビームの照射によって単結晶化もしくは該多結晶の結晶
粒径を粗大化せしめることにより、上記多結晶層に形成
した素子の電気的特性を大巾に改善せしめるものである
。
従来より、例えばシリコン半導体基板上にシリコン酸化
膜、シリコン窒化膜等の絶縁膜によって該半導体基板と
絶縁分離され、この絶縁膜上に例えば化学気相堆積法に
よって形成された多結晶シリコン半導体層をエネルギー
ビームの照射によって単結晶あるいは結晶粒径の大きな
多結晶にする場合、シリコン結晶のビームエネルギーの
吸収係数が小さいために、パワー密度が１ｏ’Ｗ／ｃａ
１以上の卓ヒザビーム、電子ビーム等の高エネルギービ
ームを照射することが必要であった。即ち、パワー密度
が１０２〜１ ｏ４Ｗ ／ｃｒｙ程度のキセノンランプ
等の光ビームの照射では、照射エネ°レギーが小さすぎ
るために多結晶を単結晶化又は結晶粒径の粗大化を図る
ことは困難であり、上記多結晶層に形成した素子の電気
特性の改善は困難であった。
膜、シリコン窒化膜等の絶縁膜によって該半導体基板と
絶縁分離され、この絶縁膜上に例えば化学気相堆積法に
よって形成された多結晶シリコン半導体層をエネルギー
ビームの照射によって単結晶あるいは結晶粒径の大きな
多結晶にする場合、シリコン結晶のビームエネルギーの
吸収係数が小さいために、パワー密度が１ｏ’Ｗ／ｃａ
１以上の卓ヒザビーム、電子ビーム等の高エネルギービ
ームを照射することが必要であった。即ち、パワー密度
が１０２〜１ ｏ４Ｗ ／ｃｒｙ程度のキセノンランプ
等の光ビームの照射では、照射エネ°レギーが小さすぎ
るために多結晶を単結晶化又は結晶粒径の粗大化を図る
ことは困難であり、上記多結晶層に形成した素子の電気
特性の改善は困難であった。
本発明はかかる検討に鑑み、キセノンランプ等の光ビー
ムの照射でも良好な結晶層を得ようとするものである。
ムの照射でも良好な結晶層を得ようとするものである。
例えばシリコンに関して、結晶質と非晶質とではビーム
エネルギーの吸収係数が格段に異なり、後者は前者より
数桁大きい吸収係数をもつ。本発明は多結晶半導体層を
一旦非晶質層にしたのちキセノンランプ等比較的エネル
ギー密度の小さいエネルギービームを照射することによ
り該多結晶層を単結晶層もしくは結晶粒径が数桁Φ 犬き力多結晶層に変換せしむることを可能と与るもので
ある。
エネルギーの吸収係数が格段に異なり、後者は前者より
数桁大きい吸収係数をもつ。本発明は多結晶半導体層を
一旦非晶質層にしたのちキセノンランプ等比較的エネル
ギー密度の小さいエネルギービームを照射することによ
り該多結晶層を単結晶層もしくは結晶粒径が数桁Φ 犬き力多結晶層に変換せしむることを可能と与るもので
ある。
以下に本発明の実施例を図に従って説明する。
第１図に示すように例えばシリコン半導体基板１に化学
気相堆積法等により二酸化シリコン膜２を形成したのち
、化学気相堆積法等により多結晶シリコン半導体層３を
形成する。この場合シリコン半導体基板１の表面もしく
は表面近傍の基板１の内部には素子が形成されていでも
、そうでなくとも構わない。−！、た、多結晶シリコン
半導体層３の結晶粒径は通常およそ５００Å以下であり
非常に小さい。
気相堆積法等により二酸化シリコン膜２を形成したのち
、化学気相堆積法等により多結晶シリコン半導体層３を
形成する。この場合シリコン半導体基板１の表面もしく
は表面近傍の基板１の内部には素子が形成されていでも
、そうでなくとも構わない。−！、た、多結晶シリコン
半導体層３の結晶粒径は通常およそ５００Å以下であり
非常に小さい。
次に多結晶シリコン半導体層３にシリコン、アルゴン等
のイオン４をイオン打ち込みする。このイオン打ち込み
として、例えばシリコンイオンを加速エネルギー３０〜
４００ ＫｅＶ 、注入風１０〜１０１７ケ／Ｃｎｉで
打ち込む。こうしたイオン打ち込み後、第２図に示す如
く多結晶シリコン゛１ｔ−導体層３は、非晶質シリコン
半導体層３′に変わる。
のイオン４をイオン打ち込みする。このイオン打ち込み
として、例えばシリコンイオンを加速エネルギー３０〜
４００ ＫｅＶ 、注入風１０〜１０１７ケ／Ｃｎｉで
打ち込む。こうしたイオン打ち込み後、第２図に示す如
く多結晶シリコン゛１ｔ−導体層３は、非晶質シリコン
半導体層３′に変わる。
次に第３図に示す如く、シリコン半導体基＆１を３００
’Ｃ〜１０００″Ｃに加熱しながら非晶質になったシリ
コン半導体層３′にノクワー密度が１０２〜１０’ｗ／
ｃ、ｙのキセノンランプ等の比較的弱いエネルギービー
ム６を１σ２秒以上の時間照射する。なおこのとき拡散
などが生じない３００〜ＳＯＯ″Ｃの基板の加熱が必要
な時もあるっ 以上の処理を施すことにより第４図に示す如くシリコン
半導体基板１に絶縁膜２によって絶縁分離されたシリコ
ン半導体の単結晶層もしくは結晶粒径の大きい多結晶層
３”を得ることができるっ具体例としてたとえば次の条
件によって上記の結果を得ることができる。即ち、第１
図において、絶Ｒ膜２ トｔ、テＣＶＤ ５ｉｎ２膜を
４５０”Ｃで５０００人堆積し、多結晶層３を低圧ＣＶ
Ｄ法により６００°Ｃで５ｏ０〇人堆積する３次に８１
イオン４をエネルギー２４０ ＫｅＶ 、注入量５
×１０’ｙ ／ ｃｒ、ｉ打ち込むっこの工程によって
上記多結晶層３は全て、−１１Ｅ晶質層３′に変換され
る。第３図においてシリコン半導体基板を通常のヒータ
プロンク上に設置して３６０°Ｃに加熱しなから６ＫＷ
のキセノンランフ゛によりパワー密度３ Ｘ １０３Ｗ
／ｃｒＡの光ビームを１０−高層に様々な半導体素子
を形成すること妙；できる。
’Ｃ〜１０００″Ｃに加熱しながら非晶質になったシリ
コン半導体層３′にノクワー密度が１０２〜１０’ｗ／
ｃ、ｙのキセノンランプ等の比較的弱いエネルギービー
ム６を１σ２秒以上の時間照射する。なおこのとき拡散
などが生じない３００〜ＳＯＯ″Ｃの基板の加熱が必要
な時もあるっ 以上の処理を施すことにより第４図に示す如くシリコン
半導体基板１に絶縁膜２によって絶縁分離されたシリコ
ン半導体の単結晶層もしくは結晶粒径の大きい多結晶層
３”を得ることができるっ具体例としてたとえば次の条
件によって上記の結果を得ることができる。即ち、第１
図において、絶Ｒ膜２ トｔ、テＣＶＤ ５ｉｎ２膜を
４５０”Ｃで５０００人堆積し、多結晶層３を低圧ＣＶ
Ｄ法により６００°Ｃで５ｏ０〇人堆積する３次に８１
イオン４をエネルギー２４０ ＫｅＶ 、注入量５
×１０’ｙ ／ ｃｒ、ｉ打ち込むっこの工程によって
上記多結晶層３は全て、−１１Ｅ晶質層３′に変換され
る。第３図においてシリコン半導体基板を通常のヒータ
プロンク上に設置して３６０°Ｃに加熱しなから６ＫＷ
のキセノンランフ゛によりパワー密度３ Ｘ １０３Ｗ
／ｃｒＡの光ビームを１０−高層に様々な半導体素子
を形成すること妙；できる。
以上のように本発明によれば、従来キセノンランプ等の
比較的エネルギーのよ砲なビームによっても、多結晶半
導体層を単結晶化もしくは結晶粒□。ヵ、ヵ多結、ケイ
。６６カ８つる。７−−−等危険を伴い又高価で操作も
難しい装置を使１すす、キセノンランプ等安価で扱い易
い装置により電気特性の優れた結晶層を基板と絶縁分離
して形成せしむることかでき、本発明は多層構造デノ（
イスの作製並びに低温工程プロセスに大きく寄与できる
ものである。
比較的エネルギーのよ砲なビームによっても、多結晶半
導体層を単結晶化もしくは結晶粒□。ヵ、ヵ多結、ケイ
。６６カ８つる。７−−−等危険を伴い又高価で操作も
難しい装置を使１すす、キセノンランプ等安価で扱い易
い装置により電気特性の優れた結晶層を基板と絶縁分離
して形成せしむることかでき、本発明は多層構造デノ（
イスの作製並びに低温工程プロセスに大きく寄与できる
ものである。
第１図〜第４図は本発明の一実施例にか力する半導体装
置の製造工程断面図である。 １・・・・・・シリコン半導体基板、２・・・・・・二
酸化シリコン膜、３拳・・、−ＣＶＤ多結晶シー）コン
嘆、ン注入、６・・・・・φキセノンランフプによる光
ビーム。 代理人の氏名 弁理士 中 尾 敏 男 Ｉなか」名ニ
置の製造工程断面図である。 １・・・・・・シリコン半導体基板、２・・・・・・二
酸化シリコン膜、３拳・・、−ＣＶＤ多結晶シー）コン
嘆、ン注入、６・・・・・φキセノンランフプによる光
ビーム。 代理人の氏名 弁理士 中 尾 敏 男 Ｉなか」名ニ
Claims (1)
- 【特許請求の範囲】 半導体層を形成する工程と、上記多結晶半導体層をイオ
ン打ち込みにより非晶質化せしめる工程と、この非晶質
化層にエネルギービームを照射する工程とを備えたこと
を特徴と子る半導体装置の製造方法。 （２） エネルギービームをパワー密度が１０２〜１
０４Ｗ ／ ｃｎｌのキセノンランプ光とすることを特
徴とする特許請求の範囲第１項に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135724A JPS5837913A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135724A JPS5837913A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837913A true JPS5837913A (ja) | 1983-03-05 |
Family
ID=15158394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135724A Pending JPS5837913A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837913A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131413A (ja) * | 1984-11-30 | 1986-06-19 | Sony Corp | 半導体薄膜の形成方法 |
| JPS61229346A (ja) * | 1985-02-23 | 1986-10-13 | エステイ−シ− ピ−エルシ− | 集積回路上への多結晶シリコンパタ−ンの形成方法 |
| JPS61244018A (ja) * | 1985-04-22 | 1986-10-30 | Sony Corp | 半導体装置の製造方法 |
| JPS62239520A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | Ｓｏｉ膜の形成方法 |
| FR2661779A1 (fr) * | 1990-05-02 | 1991-11-08 | Nippon Sheet Glass Co Ltd | Procede de fabrication d'un film semi-conducteur polycristallin. |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900345A (en) * | 1973-08-02 | 1975-08-19 | Motorola Inc | Thin low temperature epi regions by conversion of an amorphous layer |
| JPS5667923A (en) * | 1979-11-07 | 1981-06-08 | Toshiba Corp | Preparation method of semiconductor system |
| JPS5680126A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation of monocrystalline semiconductor |
-
1981
- 1981-08-28 JP JP56135724A patent/JPS5837913A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900345A (en) * | 1973-08-02 | 1975-08-19 | Motorola Inc | Thin low temperature epi regions by conversion of an amorphous layer |
| JPS5667923A (en) * | 1979-11-07 | 1981-06-08 | Toshiba Corp | Preparation method of semiconductor system |
| JPS5680126A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation of monocrystalline semiconductor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131413A (ja) * | 1984-11-30 | 1986-06-19 | Sony Corp | 半導体薄膜の形成方法 |
| JPS61229346A (ja) * | 1985-02-23 | 1986-10-13 | エステイ−シ− ピ−エルシ− | 集積回路上への多結晶シリコンパタ−ンの形成方法 |
| JPS61244018A (ja) * | 1985-04-22 | 1986-10-30 | Sony Corp | 半導体装置の製造方法 |
| JPS62239520A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | Ｓｏｉ膜の形成方法 |
| FR2661779A1 (fr) * | 1990-05-02 | 1991-11-08 | Nippon Sheet Glass Co Ltd | Procede de fabrication d'un film semi-conducteur polycristallin. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI282117B (en) | High-quality SGOI by oxidation near the alloy melting temperature | |
| TWI345828B (en) | Formation of silicon-germanium-on-insulator (sgoi) by an integral high temperature simox-ge interdiffusion anneal | |
| JP2004363592A5 (ja) | ||
| JP4582487B2 (ja) | ＳｉＧｅオンインシュレータ基板材料 | |
| US6090689A (en) | Method of forming buried oxide layers in silicon | |
| JP3048201B2 (ja) | 半導体材料薄膜の製造方法 | |
| CN100505180C (zh) | 改善有缺陷的半导体材料质量的方法 | |
| JPH10275905A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| KR970004423B1 (ko) | 고에너지에서 이온 주입후 열처리를 통하여 제조된 깊고 얇은 산화물층을 갖는 에스오아이(soi) 구조물 | |
| JPH0992804A (ja) | Ｓｏｉ基板の製造方法およびその製造装置 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| TW400553B (en) | Process to modify work functions using ion implantation | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPS6164119A (ja) | 半導体装置の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPH0635360B2 (ja) | 単結晶窒化アルミニウム膜の作製方法 | |
| JPH01147830A (ja) | 半導体装置の製造方法 | |
| JPS6041032B2 (ja) | 非晶質膜上の単結晶形成法 | |
| JPH0421335B2 (ja) | ||
| Rauthan et al. | Synthesis of buried silicon nitride layers by rapid thermal annealing | |
| JPH08288215A (ja) | 半導体基板の製造方法およびその半導体基板 | |
| JPH01214139A (ja) | 導電性多結晶シリコン膜の形成方法 | |
| Sigmon et al. | Pulsed x‐ray annealing of ion‐implanted silicon | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| Tian-bing et al. | Ion-beam-induced solid phase crystallization of MeV Si+-implanted Si (100) |