JPS5837935A - 多層構造集積回路装置 - Google Patents
多層構造集積回路装置Info
- Publication number
- JPS5837935A JPS5837935A JP13640081A JP13640081A JPS5837935A JP S5837935 A JPS5837935 A JP S5837935A JP 13640081 A JP13640081 A JP 13640081A JP 13640081 A JP13640081 A JP 13640081A JP S5837935 A JPS5837935 A JP S5837935A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- integrated circuit
- circuit device
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は多層構造の集積回路に関する。
多層構造の集積回路とは、能動素子を含む複数の素子が
集積形成された半導体層を、絶縁層をはさんで複数層積
重ね、それらの素子の間を層内および層間にわたって配
線することにより回路を形成したものである。ここで半
導体層とは、その中に形成される素子が例えばＭＯ８Ｐ
ＢＴの場合ｌ：は、半導体の他に絶縁膜および金属膜を
含んだ層を意味する。このような集積回路を実現しよう
とする場合解決すべき問題として配線の方法がある。
集積形成された半導体層を、絶縁層をはさんで複数層積
重ね、それらの素子の間を層内および層間にわたって配
線することにより回路を形成したものである。ここで半
導体層とは、その中に形成される素子が例えばＭＯ８Ｐ
ＢＴの場合ｌ：は、半導体の他に絶縁膜および金属膜を
含んだ層を意味する。このような集積回路を実現しよう
とする場合解決すべき問題として配線の方法がある。
この発明の目的は、積層される半導体層の域内および眉
間にわたる配線を容易にした多層構造集積回路装置を提
供するにある。
間にわたる配線を容易にした多層構造集積回路装置を提
供するにある。
第１図（１） 、 （ｂ）に、この発明の一つの実施例
を示す。第１図では多層構造集積回路が多くのピラミッ
ド状の多層構造ユニット１１．直３．・・・から構成さ
れている。即ち、各ユニットは、第１Ｉｌｌ半導体層で
ある半導体基板１．の１に、層間絶縁層２ｍを介して所
定面積の第２層半導体層１．を積重ね、その上に更に層
間絶縁層！。
を示す。第１図では多層構造集積回路が多くのピラミッ
ド状の多層構造ユニット１１．直３．・・・から構成さ
れている。即ち、各ユニットは、第１Ｉｌｌ半導体層で
ある半導体基板１．の１に、層間絶縁層２ｍを介して所
定面積の第２層半導体層１．を積重ね、その上に更に層
間絶縁層！。
を介して＠２層半導体層１ｔより面積の小さい＄３層半
導体層１．を積重ねて構成される。そして、各半導体層
には、その上に積重ねられる半導体層の外部に位置する
階段面に、層内および層間配線のためのコンタクト部を
配置しておく。
導体層１．を積重ねて構成される。そして、各半導体層
には、その上に積重ねられる半導体層の外部に位置する
階段面に、層内および層間配線のためのコンタクト部を
配置しておく。
これにより、半導体層の積層構造を形成した後。
階段状斜面の各階段面を利用して、＠１図（Ｍｌに例示
したように層内配線Ｓ、層間配線４を容易に形成するこ
とができる。
したように層内配線Ｓ、層間配線４を容易に形成するこ
とができる。
このように？ラミラド状の多層構造ユニットを構成する
実施例は１例えばｉ！ｌ’＄２図に示すような、出力数
が入力数よりも小さい分類回路を構成する場合に特に有
効になる。１つのユニット部分にこの分類回路を実現し
た場合の配線／？ターン例を第３図１：示す。即ち初段
の分類回路１１を半導体基板１．に形成し、その信号入
力端および出力端のコンダクト部（Ｘ印で示す）を、こ
の１に積重ねる第２層半導体層１１の外側になる階段面
に配置する。次段の分類回路１２を第２層半導体層１童
に形成し、その信号入力端および出力端コンタクト部を
、やはりこの１に積重ねる第３層半導体層１．の外側に
なる階段面に配置する。そして最終段の分類回路１３を
第３層半導体層１１に形成する。こうして、第３図に示
すように各段分類回路の入出力配線を階段状斜面を利用
した層間配線のみで短い配線長で形成することができる
。
実施例は１例えばｉ！ｌ’＄２図に示すような、出力数
が入力数よりも小さい分類回路を構成する場合に特に有
効になる。１つのユニット部分にこの分類回路を実現し
た場合の配線／？ターン例を第３図１：示す。即ち初段
の分類回路１１を半導体基板１．に形成し、その信号入
力端および出力端のコンダクト部（Ｘ印で示す）を、こ
の１に積重ねる第２層半導体層１１の外側になる階段面
に配置する。次段の分類回路１２を第２層半導体層１童
に形成し、その信号入力端および出力端コンタクト部を
、やはりこの１に積重ねる第３層半導体層１．の外側に
なる階段面に配置する。そして最終段の分類回路１３を
第３層半導体層１１に形成する。こうして、第３図に示
すように各段分類回路の入出力配線を階段状斜面を利用
した層間配線のみで短い配線長で形成することができる
。
即ちこの実施例によれば、回路を３次元的暑；集檀して
占有面積を小さくできるだけでなく、階段状斜面を用い
て短い配線長で層内および層間配線を実現できる。また
階段状斜面を配線に利用するため、半導体層を積層形成
した後に、層内配線および層間配線を一括して形成する
ことができるから、製造工程も簡単になる。
占有面積を小さくできるだけでなく、階段状斜面を用い
て短い配線長で層内および層間配線を実現できる。また
階段状斜面を配線に利用するため、半導体層を積層形成
した後に、層内配線および層間配線を一括して形成する
ことができるから、製造工程も簡単になる。
第４図（ａ） 、 （ｂ）は本発明の別の実施例で、半
導体基板２１．に層間絶縁層２：ｌ、、２２．を介して
順次半導体層２１．．２１．を積層した多層構造におい
て、その一部に逆ピラミッド状の穴を堀ることにより階
段状斜面を設けたものである。先の実施例では、積層す
る半導体層を順次面積を小さくすることで階段状斜面を
出したが、この実施例では、積層する半導体層の面積は
一定であってもよい。この実施例によっても、階段面を
配線領域として利用して層内配線２３゜層間配線２４等
を形成することにより、先の実施例と同様の効果が得ら
れる。
導体基板２１．に層間絶縁層２：ｌ、、２２．を介して
順次半導体層２１．．２１．を積層した多層構造におい
て、その一部に逆ピラミッド状の穴を堀ることにより階
段状斜面を設けたものである。先の実施例では、積層す
る半導体層を順次面積を小さくすることで階段状斜面を
出したが、この実施例では、積層する半導体層の面積は
一定であってもよい。この実施例によっても、階段面を
配線領域として利用して層内配線２３゜層間配線２４等
を形成することにより、先の実施例と同様の効果が得ら
れる。
以上述べたように本発明によれば、短かい配線長で場内
および層間配線を容易に形成することが可能で、かつ製
造工程も簡単な多層構造集積回路装置を実現できる。
および層間配線を容易に形成することが可能で、かつ製
造工程も簡単な多層構造集積回路装置を実現できる。
第１図ｔｕ）、 （ｂ）は本発明の一実施例の平面図と
その入−人０断面図、第２図は分類回路のＩＩＩ成例を
示す図、第３図はこの分類回路を１記実施例の多層構造
ユニットに実現した場合の平面図、第４図（ａ） Ｉ
（ｂｌは別の実施例の平面図とそのＢ −Ｂ°断面図で
ある・ １、・・・半導体基板（第１層半導体層）、１゜・・・
第２１１半導体層、１．・・・第３層半導体層、２１．
２！・・・層間絶縁層、３．４・・・配線。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 ｅ１ｆ１９１ ｈｔ 第４図 （ａ）
その入−人０断面図、第２図は分類回路のＩＩＩ成例を
示す図、第３図はこの分類回路を１記実施例の多層構造
ユニットに実現した場合の平面図、第４図（ａ） Ｉ
（ｂｌは別の実施例の平面図とそのＢ −Ｂ°断面図で
ある・ １、・・・半導体基板（第１層半導体層）、１゜・・・
第２１１半導体層、１．・・・第３層半導体層、２１．
２！・・・層間絶縁層、３．４・・・配線。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 ｅ１ｆ１９１ ｈｔ 第４図 （ａ）
Claims (1)
- 能動素手を含む複数の素子が集積形成された半導体層を
、絶縁層をはさんで複数層積重ねて構成される集積回路
装置において、剪紀複数層の半導体層間に階段状斜面を
設け、その階段面を各層内および眉間の配線領域とした
ことを特徴とする多層構造集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640081A JPS5837935A (ja) | 1981-08-31 | 1981-08-31 | 多層構造集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640081A JPS5837935A (ja) | 1981-08-31 | 1981-08-31 | 多層構造集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837935A true JPS5837935A (ja) | 1983-03-05 |
Family
ID=15174275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13640081A Pending JPS5837935A (ja) | 1981-08-31 | 1981-08-31 | 多層構造集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183455A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置とその製造方法 |
-
1981
- 1981-08-31 JP JP13640081A patent/JPS5837935A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183455A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2403231A1 (en) | Vertical electrical interconnections in a stack | |
| US6359234B1 (en) | Package substrate for mounting semiconductor chip with low impedance and semiconductor device having the same | |
| CN100499106C (zh) | 半导体器件 | |
| JPS60124859A (ja) | 多層配線構造 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| US7017128B2 (en) | Concurrent electrical signal wiring optimization for an electronic package | |
| JPS6318697A (ja) | 多層配線基板 | |
| JPH01225137A (ja) | 半導体集積回路装置 | |
| JPS5837935A (ja) | 多層構造集積回路装置 | |
| JPH08195564A (ja) | 積層電子部品 | |
| JP2001177056A (ja) | 半導体集積回路装置 | |
| JPH01185943A (ja) | 半導体集積回路装置 | |
| JPS5839030A (ja) | 半導体装置 | |
| JPS58225662A (ja) | 半導体装置 | |
| JPH01222467A (ja) | 半導体装置用パッケージ | |
| JPS5837977A (ja) | 半導体装置 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JPH01183195A (ja) | 多層印刷配線板装置の製造方法 | |
| JPH01292895A (ja) | 多層配線基板 | |
| JPH04373157A (ja) | ハイブリッドｉｃ | |
| US7358549B2 (en) | Multi-layered metal routing technique | |
| JPS63239970A (ja) | 半導体装置 | |
| CN108878406A (zh) | 电感组合及其线路结构 | |
| JPH0719778B2 (ja) | 半導体集積回路装置 | |
| JP2697345B2 (ja) | 混成集積回路 |