JPS5838647Y2 - トランジスタ増幅器のバイアス回路 - Google Patents

トランジスタ増幅器のバイアス回路

Info

Publication number
JPS5838647Y2
JPS5838647Y2 JP14019482U JP14019482U JPS5838647Y2 JP S5838647 Y2 JPS5838647 Y2 JP S5838647Y2 JP 14019482 U JP14019482 U JP 14019482U JP 14019482 U JP14019482 U JP 14019482U JP S5838647 Y2 JPS5838647 Y2 JP S5838647Y2
Authority
JP
Japan
Prior art keywords
transistor
bias circuit
resistor
collector
feedback impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14019482U
Other languages
English (en)
Other versions
JPS5888417U (ja
Inventor
秀夫 芦田
春雄 横内
長久 古谷
寿夫 高原
義和 洞井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14019482U priority Critical patent/JPS5838647Y2/ja
Publication of JPS5888417U publication Critical patent/JPS5888417U/ja
Application granted granted Critical
Publication of JPS5838647Y2 publication Critical patent/JPS5838647Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案はエミッタ接地形トランジスタ増幅器におけるバ
イアス回路の構成に関するものである。
従来、エミッタ接地形トランジスタ増幅器のバイアス回
路としては第1図に示すごとき帰還形バイアス回路が多
く用いられている。
このようなバイアス回路を使用した第1図のごときトラ
ンジスタ増幅器で例えばマイクロ波の増幅を行った場合
、同図のP1端子から入力を入れ、P2端子から出力を
取り出した場合の入出力特性は、一般に第2図の実線A
で示されるごとく、入力パワーが小さいうちは入出力の
関係が直線的であるが、入力パワーのあるレベルから、
出力パワーが次第に飽和の傾向をあられし、鎖線Cで示
す直線的対応関係から外れてくる。
従来、入出力特性が直線的対応から1dB圧縮さnる出
力レベルを1dBコンプレッションレベルと称し、直線
増幅器の性能を評価するために用いられている。
従来のバイアス回路によった場合、出力の飽和を早く生
じ、1dBコンブレツションレベルが低くなる傾向があ
った。
元来、このような出力の飽和を生じる領域は、A級増幅
動作からAB級増幅動作に移行する領域に当っているた
め、増幅器が線形動作から非線形動作に移るにつれて出
力が次第に飽和することは避けられない。
しかしながら従来の第1図のごときバイアス回路を使用
した場合は、増幅器が線形動作から非線形動作に移行す
る付近で、第2図の実線Bで示すごとくコレクタ電流が
減少する現象が生じ、これが出力の飽和を早め1dBコ
ンプレツシヨンレベルを低下させる原因となっていた。
このことは第1図の従来形式の回路において抵抗R2を
可変とし、入力端子P1からのマイクロ波入力の増加に
応じて抵抗R2を減少させてベース電流を増し、トラン
ジスタTR1のコレクタ電流が一定になるようにすると
、前述の出力の飽和が早く生ずる現象が阻止されて1d
Bコンプレツシヨンレベルが上昇するという事実によっ
て確めることができるものである。
すなわち、A級動作からAB級動作に移行する領域付近
では、トランジスタTR1のベース・エミッタ間の整流
作用によって入力信号の正のピークが整流されてベース
回路に直流分を生じ、帰路の抵抗R1に逆向きの電圧降
下を発生してペースエミッタ間電圧を低下させる結果、
等価的に直流ベース電流を減少させるものと考えられる
さらに入力信号が大きくなるとその負のピークでコレク
タ電流がカットオフ成心となる結果、増幅器の動作はB
級に近づき、従って直流コレクタ電流は増加する。
本考案は、トランジスタ増幅器のバイアス回路を改良す
ることによって、とのようなコレクタ電流の減少が生じ
ないようにし、それによって直線的増幅が行われる範囲
を拡大し、1dBコンプレツシヨンレベルを向上させる
ことを目的とするものである。
以下、図面に基いて本考案を詳細に説明する。
第3図は本考案のバイアス回路の一実施例を示す原理図
、第4図は第3図のバイアス回路の実際使用状態を示す
回路図である。
第3図および第4図において、1は入力端子、2゜3は
分圧抵抗を構成する抵抗、4はpnp形トランジスタ、
5はnpn形トランジスタ、6は帰還用インピーダンス
、7はトランジスタ5のコレクタ抵抗、8は出力端子、
9は入力整合回路、10はトランジスタ5にベース電流
を供給しベース負荷となる高周波チョークコイル、11
はトランジスタ5にコレクタ電流を供給しコレクタ負荷
となる高周波チョークコイル、12は出力整合回路、1
3.14はバイパスコンテツサ、Vccは正電源で°あ
る。
いま、入力端子1からマイクロ波入力を加えると、入力
整合回路9を経てトランジスタ5のベースに加えられ、
トランジスタ5で増幅されてコレクタ負荷11に出力を
生じ、出力整合回路12を経て出力端子8に増幅された
マイクロ波出力があられれる。
マイクロ波入力が小さい間はI・ランジスタ5のコレク
タ電流は一定であり、従ってコレクタ抵抗7による電圧
降下も一定であるから、トランジスタ4のエミッタの電
圧も一定であり、従ってトランジスタ4のコレクタから
帰還用インピーダンス6およびベース負荷10を経て、
トランジスタ5のベースに供給されるベース電流は一定
である。
マイクロ波入力が大きくなると、トランジスタ5のコレ
クタ電流が前述のように減少するので、コレクタ抵抗7
の電圧降下は減少して+−ランジスタ4のエミッタ電圧
は上昇する。
一方トランジスタ4のベース電圧は分圧抵抗2,3の分
圧比によって定まり一定であるから、トランジスタ4の
ベース・エミッタ間電圧は上昇し、従ってトランジスタ
4のベース電流は増加する。
これによって1ヘランジスタ4のコレクタ回路にベース
電流増加分のほはhFE倍に相当するコレクタ電流の増
加を生じる。
従ってトランジスタ5はそのベース電流の増加によって
コレクタ電流の減少が妨げられる。
これを第1図の従来のバイアス回路と比較した場合、第
1図の回路では入力の増加によってトランジスタTR,
のコレクタ電流が減少すると、コレクタ抵抗R3の電圧
降下減少によりコレクタ電位が上昇するが、これを分圧
抵抗R2,R1で分圧したもの力用・ランジスタTR1
のベース・エミッタ間の電圧上昇となってトランジスタ
TR1のベース電流を増加させるものであるのに対し、
第3図のバイアス回路においてはトランジスタ4の増幅
作用が加わる結果、同一の入力増加に対するトランジス
タ5のベース電流の増加が遥かに大きく、従ってトラン
ジスタ5のコレクタ電流の減少を防止する効果が顕著で
あることが理解されよう。
またさらに第3図および第4図に示す本考案のバイアス
回路においては、帰還用トランジスタ4の電流増幅率の
ばらつきに基づく増幅用トランジスタ5のコレクタ電流
のばらつきに対しては、分圧抵抗R2,R3の比を変更
することによって帰還用トランジスタ4のベース電流を
変化させ、従って増幅用トランジスタ5のベースバイア
ス電流を変えることによってトランジスタ5のコレクタ
電流のばらつきを吸収することができる。
これは本考案のバイアス回路の利点の一つである。
本考案のバイアス回路は帰還用インピーダンス6の選び
がたによって種々の特徴ある動作状態を得ることか゛で
きる。
第5図は帰還用インピーダンスを例示したものであって
第5図aは抵抗21を、第5図すは定電圧素子22を、
第5図Cは定電圧素子23と抵抗24の直列回路をそれ
ぞれ示している。
帰還用インピーダンスとして抵抗を用いた場合の第4図
の回路の動作は第6図によって示されるごとくで゛ある
同図において曲線A、B、Cは同一条件で第1図のバイ
アス回路を用いた場合のコレクタ電流と入出力の特性を
示したものである。
曲線り、−D3は第4図の回路において、帰還用インピ
ーダンス6として用いた抵抗21の値によってトランジ
スタ5のコレクタ電流の変化が異なる様子を示したもの
であり、抵抗値が小さくなるに従って曲線D1から曲線
D2を経て次第に曲線D3に移行する傾向を示す。
曲線Eは曲線D1のコレクタ電流に対する人出力特性を
示したものであり、明らかに従来のバイアス回路による
特性Aより改善されている。
帰還用インピーダンスに抵抗を用いた場合は、その抵抗
値の選択によってコレクタ電流の傾向を変えるこそがで
゛きる利点がある。
また、第6図から知られるごと<AB級動作に移行した
場合コレクタ電流が急激に減少する傾向がある。
この性質は過大入力の場合の増幅用トランジスタ5の保
護に有用なものである。
帰還用インピーダンスとして定電圧素子たとえば゛ツェ
ナーダイオードを用いた場合の第4図の回路の動作は、
第7図によって示されるごとくである。
同図において曲線A、B、Cは同一条件で第1図のバイ
アス回路を用いた場合のコレクタ電流と入出力の特性を
示したものである。
曲線F ] 、 F 2は第4図の回路において帰還用
インピーダンスとして用いたツェナーダイオード22の
電圧を変化した場合のコレクタ電流を示したものであっ
て、ツェナー電圧の上昇に伴い曲線F1がら次第に曲線
F2に移行する傾向を示す。
曲線Gは曲線F1のコレクタ電流に対する入出力特性を
示したものであり、改善されていることがわかる。
帰還用インピーダンスに定電圧素子を用いた場合は、そ
の電圧の選択によってコレクタ電流の傾向を変えること
ができ、また、定電圧素子の温度特性の選択によってバ
イアス状態の温度特性を改善できる利点がある。
帰還用インピーダンスとして定電圧素子と抵抗とを直列
にして用いた場合の第4図の回路の動作は、第8図によ
って示されるごとくである。
同図において曲線A、B、Cは同一条件で第1図のバイ
アス回路を用いた場合のコレクタ電流と入出力の特性を
示したものである。
曲線H1〜H3は帰還用インピーダンスとして定電圧素
子たとえばツェナーダイオード23と抵抗24とを直列
に用い、抵抗24の値を変化した場合を示したものであ
って、抵抗値が小さくなるに従って曲線H1から曲線H
2を経て次第に曲線H3に移行する傾向を示す。
曲線■は曲線H1のコレクタ電流に対する入出力特性を
示したもので改善が明らかである。
帰還用インピーダンスに定電圧素子と抵抗の直列回路を
用いた場合は、定電圧素子の電圧と抵抗値を選択するこ
とによって、人力信号の増加によるコレクタ電流の減少
を防止することができ、かつその特性も広い範囲に選択
することができる。
また定電圧素子の種類と抵抗値の選択によってバイアス
状態の温度特性も極めて良好なものが得られる。
さらに抵抗を用いたことによって定電圧素子のみを使用
した場合のようにバイアス回路自体発振しやすく不安定
になりやすいという欠点も除がれる。
本考案のバイアス回路を実際に使用した効果は次のごと
くである。
ある例では、第1図に示す従来のバイアス回路によった
場合、小入力時の増幅用トランジスタのコレクタ電流4
40mAが入力を増加したとき360 mA程度まで減
少した。
本発明のバイアス回路を使用した結果、コレクタ電流の
減少を完全に防止することができ、これによって1dB
コンプレツシヨンレベルにおいて2dB程度の改善が得
られた。
以上説明したように本考案のバイアス回路によれば、入
力信号が増大してA級動作からAB級動作に移行する領
域における増幅用トランジスタのコレクタ電流の減少を
防止することができ、また帰還用素子の選択により、コ
レクタ電流の特性を広い範囲に調整することができる。
さらに帰還用素子の選択によりバイアス回路の動作の温
度特性を改善することもできる。
さらに分圧抵抗の調整によって帰還用トランジスタの電
流増幅率のばらつきに基づく増幅用トランジスタのコレ
クタ電流のばらつきを除去することができる。
なお上記の説明において増幅用トランジスタをnpn形
トランジスタ、帰還用トランジスタをp卵形トランジス
タとして説明したが、これらと逆の極性を有するトラン
ジスタであっても、上述の説明におけると逆極性の電源
を適用することによってそのまま置換しうろことは言う
までもない。
また帰還用トランジスタは単一のトランジスタに限定さ
れず、2個以上のトランジスタが複合されあるいは縦続
に接続されたものであってもよい。
本考案のバイアス回路はマイクロ波増幅におけるハイリ
ニアアンプ(High Linear Amp)用とし
て有用なものであるが、これ以外に通常の高周波・低周
波ないし直流に対するトランジスタ増幅器に用いて極め
て有効なものである。
【図面の簡単な説明】
第1図は、従来のバイアス回路の1例を示す原理図、第
2図は第1図のバイアス回路を用いた場合のコレクタ電
流と人出力の特性を示す図、第3図は本考案のバイアス
回路の1実施例を示す原理図、第4図は第3図のバイア
ス回路の実際使用状態を示す回路図、第5図aないしC
は帰還用インピーダンスを示す図、第6図ないし第8図
は本考案のバイアス回路を使用した場合のコレクタ電流
と入出力の特性を示す図である。 TR1・・・・・・増幅用トランジスタ、R1,R2・
・・・・・分圧抵抗、R3・・・・・・コレクタ抵抗、
Pl”’・・・入力端子、P2・・・・・・出力端子、
1・・・・・・入力端子、2,3・・・・・・分圧抵抗
、4・・・・・・帰還用トランジスタ、5・・・・・・
増幅用トランジスタ、6・・・・・・帰還用インピーダ
ンス、7・・・・・・コレクタ抵抗、8・・・・・・出
力端子、9・・・・・・入力整合回路、10・・・・・
・ベース負荷、11・・・・・・コレクタ負荷、12・
・・・・・出力整合回路、13.14・・・・・・バイ
パスコンデンサ、21゜24・・・・・・抵抗、22.
23・・・・・・定電圧素子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 1.エミッタ接地形トランジスタ増幅器において、増幅
    用トランジスタのコレクタ負荷のコールドエンドと電源
    とを接続するコレクタ抵抗、電源と接地間に接続された
    2個の直列抵抗からなる分圧抵抗、エミッタを前記増幅
    用トランジスタのコレクタ負荷のコールドエンドに接続
    され、ベースを前記分圧抵抗の中間接続点に接続され、
    コレクタを帰還用インピーダンスを経て前記増幅用トラ
    ンジスタのベース負荷のコールドエンドに接続された前
    記増幅用トランジスタと逆極性のトランジスタからなり
    、前記コレクタ負荷のコールドエンドと前記分圧抵抗の
    中間接続点との間の電圧変化に応じて前記増幅用トラン
    ジスタのベース電流を帰還用インピーダンスを介して制
    御する帰還用トランジスタとを具えたことを特徴とする
    トランジスタ増幅器のバイアス回路。 2、前記帰還用インピーダンスが抵抗であることを特徴
    とする実用新案登録請求の範囲第1項記載のトランジス
    タ増幅器のバイアス回路。 3、前記帰還用インピーダンスが定電圧素子であること
    を特徴とする実用新案登録請求の範囲第1項記載のトラ
    ンジスタ増幅器のバイアス回路。 4、前記帰還用インピーダンスが定電圧素子と抵抗の直
    列回路であることを特徴とする実用新案登録請求の範囲
    第1項記載のトランジスタ増幅器のバイアス回路。
JP14019482U 1982-09-16 1982-09-16 トランジスタ増幅器のバイアス回路 Expired JPS5838647Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14019482U JPS5838647Y2 (ja) 1982-09-16 1982-09-16 トランジスタ増幅器のバイアス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14019482U JPS5838647Y2 (ja) 1982-09-16 1982-09-16 トランジスタ増幅器のバイアス回路

Publications (2)

Publication Number Publication Date
JPS5888417U JPS5888417U (ja) 1983-06-15
JPS5838647Y2 true JPS5838647Y2 (ja) 1983-09-01

Family

ID=29933366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14019482U Expired JPS5838647Y2 (ja) 1982-09-16 1982-09-16 トランジスタ増幅器のバイアス回路

Country Status (1)

Country Link
JP (1) JPS5838647Y2 (ja)

Also Published As

Publication number Publication date
JPS5888417U (ja) 1983-06-15

Similar Documents

Publication Publication Date Title
US6369657B2 (en) Bias network for high efficiency RF linear power amplifier
JP3631426B2 (ja) 高出力増幅器
US6414553B1 (en) Power amplifier having a cascode current-mirror self-bias boosting circuit
JP4087336B2 (ja) 能動バイアス回路
US6791418B2 (en) Capacitor coupled dynamic bias boosting circuit for a power amplifier
JP2004343244A (ja) 高周波増幅回路
JP2005512376A (ja) 電流ミラー回路を使用するバイアス補償を有する増幅器
CN212163282U (zh) 线性补偿功率放大器
US7332968B2 (en) Amplifier circuit having an impedance-controllable bias-boosting circuit
JP2006509458A (ja) 拡張ウィルソン電流ミラー自己バイアス昇圧回路を有する増幅回路
JPS5838647Y2 (ja) トランジスタ増幅器のバイアス回路
JP3770306B2 (ja) ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器
US20050140439A1 (en) Predistortion linearizer for power amplifier
JPH0314818Y2 (ja)
US5430413A (en) High gain, low distortion, faster switching transistor
US5196809A (en) High gain, low distortion, faster switching transistor
JP3291736B2 (ja) 高周波増幅装置
JPS5915124Y2 (ja) 電力増幅回路
JPH04369907A (ja) 高周波増幅回路
JP2002164747A (ja) トランジスタ回路
JPH0122255Y2 (ja)
EP0645883A2 (en) Wideband amplifier circuit
JPS6127211Y2 (ja)
JPS5811059Y2 (ja) トランジスタ増巾器
JPS6123687B2 (ja)