JPS6123687B2 - - Google Patents
Info
- Publication number
- JPS6123687B2 JPS6123687B2 JP7829678A JP7829678A JPS6123687B2 JP S6123687 B2 JPS6123687 B2 JP S6123687B2 JP 7829678 A JP7829678 A JP 7829678A JP 7829678 A JP7829678 A JP 7829678A JP S6123687 B2 JPS6123687 B2 JP S6123687B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- voltage
- input
- cascode
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本発明はオーデイオ用電力増巾器に係り、特に
その電力増巾素子のバイアス手段を改良した電力
増巾器に関するものである。 従来のこの種電力増巾器の一例としては、第１
図に示すように構成されたものがある。即ちオー
デイオ入力信号端子１に夫々入力抵抗２ａ，２ｂ
を介してその各一方側入力端子が接続された２個
の電圧増巾器３ａ，３ｂを有し、その一方の電圧
増巾器２ａの出力端子は後述するようなアイドリ
ング電流を決定する定電圧源４，５を夫々介して
電力増巾器６を構成しているNPN形およびPNP
形１対のパワートランジスタＱ１，Ｑ２の各ベー
ス端子に接続される。これら１対のパワートラン
ジスタＱ１，Ｑ２の共通接続されたエミツタ端子
は、負荷抵抗ＲLを介して接地されると共に当該
電力増巾器６の電圧利得を決定する２個の直列接
続された帰還抵抗７，８を介して接地される。こ
れら両帰還抵抗７，８の接続点は、前記電圧増巾
器３ａの他方側入力端子に接続される。そして前
記両パワートランジスタＱ１，Ｑ２の各コレクタ
端子は、夫々後述する電源駆動用電力増巾器１１
の出力電圧が基準電圧となるように接続された当
該電力増巾器６用のフローテイング電源９，１０
に接続される。 また前記他方の電圧増巾器３ｂの出力端子は、
電力増巾器６の電源９，１０を入力信号に応じて
駆動するための電源駆動用電力増巾器１１を構成
しているNPN形およびPNP形１対のパワートラ
ンジスタＱ３，Ｑ４の各ベース端子に接続され
る。これら両パワートランジスタＱ３，Ｑ４の共
通接続されたエミツタ端子は、電力増巾器６用の
電源９，１０の接続点に接続されると共に当該電
源駆動用電力増巾器１１の電圧利得を決定する２
個の直列接続された帰還抵抗１２，１３を介して
接地される。これら両帰還抵抗１２，１３の接続
点は、前記電圧増巾器３ｂの他方の入力端子に接
続される。そして前記両パワートランジスタＱ
３，Ｑ４の各コレクタ端子はその接続点が接地さ
れた当該電源駆動用電力増巾器１１の電源１４，
１５に夫々接続される。 次に上記のように構成された電力増巾器の動作
を説明する。先ず入力端子１に印加される入力オ
ーデイオ信号ｅは夫々入力抵抗２ａ，２ｂを介し
て両電圧増巾器３ａ，３ｂに加えられて適宜増巾
される。このためこれら両電圧増巾器３ａ，３ｂ
からの出力信号に従つて電力増巾器６を構成して
いる１対のパワートランジスタＱ１，Ｑ２および
電源駆動用電力増巾器１１を構成している１対の
パワートランジスタＱ３，Ｑ４が駆動されて負荷
抵抗ＲLの両端間に所望の出力信号が得られるも
のであるが、その際電源駆動用電力増巾器１１は
電力増巾器６のフローテイング電源９，１０の接
続点に現われる基準動作電圧レベルを入力信号波
形と相似に変化させるように作用する。ここで前
記両フローテイング電源９，１０の電圧を夫々
+VCC1，-VCC1，電力増巾器６の正側出力電圧を
V+，負側出力電圧をV-，負荷電圧をV0，電力増
巾器６の電圧利得を1/βa，電源駆動用電力増巾
器１１の電圧利得を1/βb，入力信号ｅの角周波
数をω、そして電源駆動用電力増巾器１１の出力
電圧をVbとすれば、Vb＝（1/βb）ｅ sinωｔと
なり、
その電力増巾素子のバイアス手段を改良した電力
増巾器に関するものである。 従来のこの種電力増巾器の一例としては、第１
図に示すように構成されたものがある。即ちオー
デイオ入力信号端子１に夫々入力抵抗２ａ，２ｂ
を介してその各一方側入力端子が接続された２個
の電圧増巾器３ａ，３ｂを有し、その一方の電圧
増巾器２ａの出力端子は後述するようなアイドリ
ング電流を決定する定電圧源４，５を夫々介して
電力増巾器６を構成しているNPN形およびPNP
形１対のパワートランジスタＱ１，Ｑ２の各ベー
ス端子に接続される。これら１対のパワートラン
ジスタＱ１，Ｑ２の共通接続されたエミツタ端子
は、負荷抵抗ＲLを介して接地されると共に当該
電力増巾器６の電圧利得を決定する２個の直列接
続された帰還抵抗７，８を介して接地される。こ
れら両帰還抵抗７，８の接続点は、前記電圧増巾
器３ａの他方側入力端子に接続される。そして前
記両パワートランジスタＱ１，Ｑ２の各コレクタ
端子は、夫々後述する電源駆動用電力増巾器１１
の出力電圧が基準電圧となるように接続された当
該電力増巾器６用のフローテイング電源９，１０
に接続される。 また前記他方の電圧増巾器３ｂの出力端子は、
電力増巾器６の電源９，１０を入力信号に応じて
駆動するための電源駆動用電力増巾器１１を構成
しているNPN形およびPNP形１対のパワートラ
ンジスタＱ３，Ｑ４の各ベース端子に接続され
る。これら両パワートランジスタＱ３，Ｑ４の共
通接続されたエミツタ端子は、電力増巾器６用の
電源９，１０の接続点に接続されると共に当該電
源駆動用電力増巾器１１の電圧利得を決定する２
個の直列接続された帰還抵抗１２，１３を介して
接地される。これら両帰還抵抗１２，１３の接続
点は、前記電圧増巾器３ｂの他方の入力端子に接
続される。そして前記両パワートランジスタＱ
３，Ｑ４の各コレクタ端子はその接続点が接地さ
れた当該電源駆動用電力増巾器１１の電源１４，
１５に夫々接続される。 次に上記のように構成された電力増巾器の動作
を説明する。先ず入力端子１に印加される入力オ
ーデイオ信号ｅは夫々入力抵抗２ａ，２ｂを介し
て両電圧増巾器３ａ，３ｂに加えられて適宜増巾
される。このためこれら両電圧増巾器３ａ，３ｂ
からの出力信号に従つて電力増巾器６を構成して
いる１対のパワートランジスタＱ１，Ｑ２および
電源駆動用電力増巾器１１を構成している１対の
パワートランジスタＱ３，Ｑ４が駆動されて負荷
抵抗ＲLの両端間に所望の出力信号が得られるも
のであるが、その際電源駆動用電力増巾器１１は
電力増巾器６のフローテイング電源９，１０の接
続点に現われる基準動作電圧レベルを入力信号波
形と相似に変化させるように作用する。ここで前
記両フローテイング電源９，１０の電圧を夫々
+VCC1，-VCC1，電力増巾器６の正側出力電圧を
V+，負側出力電圧をV-，負荷電圧をV0，電力増
巾器６の電圧利得を1/βa，電源駆動用電力増巾
器１１の電圧利得を1/βb，入力信号ｅの角周波
数をω、そして電源駆動用電力増巾器１１の出力
電圧をVbとすれば、Vb＝（1/βb）ｅ sinωｔと
なり、
【表】
このため電力増巾器６を構成しているパワート
ランジスタＱ１，Ｑ２のコレクタ―エミツタ間電
圧ＶCEは、 ＶCE＝ＶCC1＋（1/βb）ｅ sin〓t −（1/βa）ｅ sin〓t ＝ＶCC1＋（1/βb−1/βa）ｅ sin〓t …(2)と
なる。 ここで電力増巾器６側帰還抵抗７，８の抵抗値
を夫々Ｒ１，Ｒ２とし、且つ電源駆動用電力増巾
器１１側帰還抵抗１２，１３の抵抗値を夫々Ｒ
３，Ｒ４とすれば、 1/βa＝１＋R1/R2，1/βb＝１＋R3/R4であ
り、一般に1/βa＝1/βb＝1/βであるから、上
記(2)式はＶCE＝ＶCC1となり、信号に無関係に維
持される。このため電力増巾器６側のフローテイ
ング電源９，１０を低電圧にすると共に電源駆動
用電力増巾器１１側の電源１４，１５を高電圧に
して、電力増巾器６側のパワートランジスタＱ
１，Ｑ２にＡ級動作のアイドリング電流を流し、
且つ電源駆動用電力増巾器１１側パワートランジ
スタＱ３，Ｑ４をＢ級動作させるようにすれば、
電力増巾器６を構成している各パワートランジス
タＱ１，Ｑ２のコレクタ損失は小さく、負荷電圧
V0は電源駆動用電力増巾器１１の電源電圧にほ
ぼ近い振巾でスイングすることになるので、電力
効率がＢ級動作に近い大出力Ａ級動作電力増巾器
を容易に実現できることになる。 しかしながら上記のような構成の電力増巾器に
おいては、Ａ級動作をする電力増巾器の電源をも
う１個のＢ級動作の電力増巾器の出力で駆動する
ものであるため、その２個の電力増巾器の出力に
使用周波数帯で或る位相差θが存在すると上記(2)
式は、 ＶCE＝ＶCC1＋（1/βb）ｅ sin（〓t＋θ） −（1/βa）ｅ sin〓t ＝ＶCC1＋（1/β）ｅ｛（cosθ−１）sin〓t ＋sinθcos〓t｝ ＝ＶCC1＋（1/β）ｅ√２−（１−） ・sin（〓t＋α）となり、位相差θが大きく
なると、ＶCEが信号に従つて変化し、ついにはＶ
CEに余裕がなくなつて所謂クリツプ現象を生起す
るため出力波形が歪んでしまう欠点があつた。ま
た必らず２個の電力増巾器が必要なために回路的
にも構造的にもかなり複雑多岐になつてしまう欠
点も併有していた。 本発明はかかる実情に基いてなされたもので、
１個の電力増巾器を用いるのみで出力波形に歪み
を生じることなく電力効率の良いＡ級電力増巾器
を提供することを目的とする。 以下第２図乃至第４図を参照しながら本発明に
係る電力増巾器の実施例を詳細に説明する。 第２図はその一実施例の回路構成図で、オーデ
イオ入力信号端子２１に入力抵抗２２を介してそ
の一方側入力端子が接続された前置電圧増巾器２
３を有し、この電圧増巾器２３の出力端子を夫々
アイドリング電流設定用定電圧源２４，２５を介
してNPN形およびPNP形１対の入力パワートラ
ンジスタＱ１１，Ｑ１２の各ベース端子に接続す
る。他方これら１対の入力パワートランジスタＱ
１１，Ｑ１２の各コレクタ端子にその各エミツタ
端子がカスコード接続されたNPN形およびPNP
形１対のカスコードパワートランジスタＱ１３，
Ｑ１４を設け、これら１対のカスコードパワート
ランジスタＱ１３，Ｑ１４の各コレクタ端子はそ
の接続点が接地された電源２６，２７に夫々接続
する。そしてこれら両電源２６，２７間に、夫々
２個の直列抵抗２８，２９および３０，３１から
なりその各接続点が各対応するカスコードパワー
トランジスタＱ１３，Ｑ１４のベース端子に接続
された２個の分圧回路３２，３３を直列に接続す
る。これら両分圧回路３２，３３の接続点を、両
入力パワートランジスタＱ１１，Ｑ１２の共通接
続されたエミツタ端子に接続し負荷抵抗ＲLを介
して接地すると共に、各入力パワートランジスタ
Ｑ１１，Ｑ１２のフローテイング電源３４，３５
および図示極性のダイオード３６，３７の各直列
回路を介して当該入力パワートランジスタＱ１
１，Ｑ１２のコレクタ端子つまり各相対応するカ
スコードパワートランジスタＱ１３，Ｑ１４のエ
ミツタ端子に接続し、且つ当該電力増巾器２０の
電圧利得を決定する２個の直列接続された帰還抵
抗３８，３９を介して接地する。つまりこれら両
帰還抵抗３８，３９の接続点は、電圧増巾器２３
の他方側入力端子に接続される。 次に上記のように構成された本発明による電力
増巾器の動作を説明する。この電力増巾器２０
は、オーデイオ信号が印加される入力パワートラ
ンジスタＱ１１，Ｑ１２に対してカスコードパワ
ートランジスタＱ１３，Ｑ１４が接続されている
事と入力パワートランジスタＱ１１，Ｑ１２の出
力電圧が基準電圧となつているフローテイング電
源３４，３５がダイオード３６，３７を通して入
力パワートランジスタＱ１１，Ｑ１２のアイドリ
ング電流を供給するように構成されている事が特
徴となつているので、先ずダイオード３６，３７
が切り離されてフローテイング電源３４，３５が
無関係となつている場合の動作について説明す
る。端子２１に印加されるオーデイオ入力信号
は、入力抵抗２２を介して電圧増巾器２３に印加
されて適宜増巾される。このようにして得られる
電圧増巾器２３の出力電圧により出力段の入力パ
ワートランジスタＱ１１，Ｑ１２が駆動されるの
で電圧増巾器２３の出力に応じた電圧が負荷抵抗
ＲLの両端間に生じられることになる。このとき
カスコードパワートランジスタＱ１３，Ｑ１４の
ベース電圧は、電源２６，２７と負荷抵抗ＲLの
端子電圧との間に接続された分圧回路３２，３３
によつて与えられているのでやはり入力信号に応
じて変化する。またカスコードパワートランジス
タＱ１３，Ｑ１４のエミツタ端子は、入力パワー
トランジスタＱ１１，Ｑ１２によつて定電流駆動
されるのでカスコードパワートランジスタＱ１
３，Ｑ１４を通して電源２６，２７から負荷電流
が流れる。そして入力パワートランジスタＱ１
１，Ｑ１２およびカスコードパワートランジスタ
Ｑ１３，Ｑ１４の各コレクタ―エミツタ間電圧
は、両分圧回路３２，３３の直列接続された分圧
抵抗の比で決定され、NPN形トランジスタＱ１
１，Ｑ１３側は分圧抵抗２８，２９によりまた
PNP形トランジスタＱ１２，Ｑ１４側は分圧抵抗
３０，３１によつて決定される。従つて入力パワ
ートランジスタＱ１１，Ｑ１２とカスコードパワ
ートランジスタＱ１３，Ｑ１４のコレクタ損失の
配分も上記分圧抵抗の比によつて決定されるの
で、入力パワートランジスタＱ１１，Ｑ１２のコ
レクタ損失が小さくなるようにその分圧抵抗によ
る分圧比を定めるようにすれば入力パワートラン
ジスタＱ１１，Ｑ１２をＡ級動作させるようにし
ても熱的にあまり問題にしなくてよいことにな
る。しかしこのような構成では、入力パワートラ
ンジスタＱ１１，Ｑ１２をＡ級動作にすればカス
コードパワートランジスタＱ１３，Ｑ１４もＡ級
動作になるのでカスコードパワートランジスタＱ
１３，Ｑ１４のコレクタ損失は大きなものとな
り、カスコード接続をせず１個のパワートランジ
スタでＡ級動作させた場合と等しいことになつて
しまう。そこで入力パワートランジスタＱ１１，
Ｑ１２のみをＡ級動作させるには、当該入力パワ
ートランジスタの負荷としてカスコードパワート
ランジスタＱ１３，Ｑ１４より重い負荷となる電
流源をアイドリング電流に関してのみ接続すれば
よい。このために本発明では、負荷電圧を基準電
圧とするフローテイング電源３４，３５をダイオ
ード３６，３７を介して入力パワートランジスタ
Ｑ１１，Ｑ１２のコレクタ端子に接続するように
構成したものである。 今、説明の便宜上NPN側パワートランジスタ
Ｑ１１，Ｑ１３の正の半サイクル動作について述
べる。先ず無信号時にアイドリング電流設定用定
電圧源２４，２５によつて入力パワートランジス
タＱ１１にＡ級動作に必要なアイドリング電流が
流れたとすると、カスコードパワートランジスタ
Ｑ１３とフローテイング電源３４が入力パワート
ランジスタＱ１１の負荷となり、フローテイング
電源３４の方がカスコードパワートランジスタＱ
１３よりもはるかに重いのでアイドリング電流は
フローテイング電源３４から供給されることにな
る。このときカスコードパワートランジスタＱ１
３は、フローテイング電源３４に電流を流し込も
うとするがダイオード３６によつて阻止されて入
力パワートランジスタＱ１１に電流を供給するよ
うに作用する。このときのカスコードパワートラ
ンジスタＱ１３からの電流量は、そのベース電圧
とフローテイング電源３４の電圧およびダイオー
ド３６の順方向電圧で定まるエミツタ電圧とによ
つて決定され、ベース電位を調整することにより
その電流量の大きさを変化できる。 次に入力信号の正の半サイクル動作について述
べる。入力信号レベルが正側に次第に上昇して行
くと、入力パワートランジスタＱ１１のベース電
圧は電圧増巾器２３の出力波形に従つて上昇する
ので、入力パワートランジスタＱ１１のベース―
エミツタ間電圧が大きくなり負荷抵抗ＲLに電流
が流れて電圧増巾器２３の出力と相似の出力波形
が生じられる。このときフローテイング電源３４
は、負荷電圧によつて駆動されるので負荷電圧と
ともに上昇するが入力パワートランジスタＱ１１
に与える影響は変化せず、負荷電流として入力パ
ワートランジスタＱ１１で増加した分はカスコー
ドパワートランジスタＱ１３を通して電源２６か
ら供給される。従つて負荷電圧の上昇分はカスコ
ードパワートランジスタＱ１３が飽和するまでそ
のコレクタ―エミツタ間電圧で補われ且つカスコ
ードパワートランジスタＱ１３の飽和から入力パ
ワートランジスタＱ１１の飽和までの負荷電圧の
上昇分は入力パワートランジスタＱ１１のコレク
タ―エミツタ間電圧で補われるもので、負荷電流
は電源２６とフローテイング電源３４の両方から
供給される。 次に入力信号の負の半サイクルに対する動作に
ついて説明する。入力信号レベルが負側に次第に
下降して行くと入力パワートランジスタＱ１１の
ベース電圧は電圧増巾器２３の出力波形に従つて
下降するので、入力パワートランジスタＱ１１の
ベース―エミツタ間電圧が小さくなり始めてカス
コードパワートランジスタＱ１３とフローテイン
グ電源３４から流入している入力パワートランジ
スタＱ１１のコレクタ電流が減少し始める。しか
しPNP側パワートランジスタＱ１２，Ｑ１４が最
大出力か電流時においても 2VCC3＝ＶBE(Q11)＋ＶBE(Q12) （ＶCC3はフローテイング電源２４，２５の電圧、
ＶBE(Q11)およびＶBE(Q12)は夫々入力パワートラ
ンジスタＱ１１，Ｑ１２のベース―エミツタ間電
圧）において入力パワートランジスタＱ１１のベ
ースエミツタ間電圧ＶBE(Q11)はカツトオフにな
らないように設定されているので最大下降点にお
いてもアイドリング電流は流れる。この場合入力
パワートランジスタＱ１１のコレクタ電流が減少
するにつれてそのコレクタ―エミツタ間電圧が大
きくなり、フローテイング電源３４の電圧ＶCC3
よりも大きくなつた時点から入力パワートランジ
スタＱ１１はカスコードパワートランジスタＱ１
３を通して電源２６から電流を供給される。 PNP側パワートランジスタＱ１２，Ｑ１４につ
いても上記NPN側パワートランジスタＱ１１，
Ｑ１３と同様の動作が行われ、入力パワートラン
ジスタＱ１１，Ｑ１２側がＡ級動作を行い、且つ
カスコードパワートランジスタＱ１３，Ｑ１４側
がＢ級動作を行うプシユプル出力段からなる電力
増巾器２０のＡ級動作が達成されることは当業者
にとつて容易に理解されるであろう。 第３図は第２図の実施例におけるダイオード３
６に替えてそのエミツタが入力パワートランジス
タＱ１１のコレクタつまりカスコードパワートラ
ンジスタＱ１３のエミツタに接続され、且つその
ベースおよびコレクタがフローテイング電源３４
に接続されたNPN形トランジスタＱ１５を用い
ると共に、ダイオード３７に替えてそのエミツタ
が入力パワートランジスタＱ１２のコレクタつま
りカスコードパワートランジスタＱ１４のエミツ
タに接続され、且つそのベースおよびコレクタが
フローテイング電源３５に接続されたPNP形トラ
ンジスタＱ１６を用いるように構成した本発明の
他の実施例を示す回路構成図である。 また第４図は第２図の実施例におけるダイオー
ド３６に替えてそのコレクタが入力パワートラン
ジスタＱ１１のコレクタつまりカスコードパワー
トランジスタＱ１３のエミツタに接続され、その
ベースが抵抗４１を介して入力パワートランジス
タＱ１１，Ｑ１２の共通接続されたエミツタに接
続され且つそのエミツタがフローテイング電源３
４に接続されると共に抵抗４２を介してそのベー
スに接続されたPNP形トランジスタＱ１７を用
い、またダイオード３７に替えてそのコレクタが
入力パワートランジスタＱ１２のコレクタつまり
カスコードパワートランジスタＱ１４のエミツタ
に接続され、そのベースが抵抗４３を介して入力
パワートランジスタＱ１１，Ｑ１２の共通接続さ
れたエミツタに接続され、且つそのエミツタがフ
ローテイング電源３５に接続されると共に抵抗４
４を介してそのベースに接続されたNPN形トラ
ンジスタＱ１８を用いるように構成した本発明の
更に他の実施例を示す回路構成図である。尚第３
図および第４図中第２図と同一部分には同一符号
を付してその詳細な説明は割愛する。 上記第３図および第４図のように構成された電
力増巾器においても、第２図の実施例に示した電
力増巾器と同様にして実施し得、且つ同等の効果
が得られることは当業者にとつて明らかであろ
う。 以上詳述したように本発明によれば、第１図に
示したような従来の電力増巾器におけるような位
相差によるクリツピング現象を生起する虞れがな
いので精度の高い設計、調整や位相差を小さくす
るための高域特性のすぐれた素子の採用を考慮す
る必要がなく、構造的にも２個の電力増巾器を必
要としないので安価に高性能，高効率のＡ級電力
増巾器を容易に実現し得る利点がある。
ランジスタＱ１，Ｑ２のコレクタ―エミツタ間電
圧ＶCEは、 ＶCE＝ＶCC1＋（1/βb）ｅ sin〓t −（1/βa）ｅ sin〓t ＝ＶCC1＋（1/βb−1/βa）ｅ sin〓t …(2)と
なる。 ここで電力増巾器６側帰還抵抗７，８の抵抗値
を夫々Ｒ１，Ｒ２とし、且つ電源駆動用電力増巾
器１１側帰還抵抗１２，１３の抵抗値を夫々Ｒ
３，Ｒ４とすれば、 1/βa＝１＋R1/R2，1/βb＝１＋R3/R4であ
り、一般に1/βa＝1/βb＝1/βであるから、上
記(2)式はＶCE＝ＶCC1となり、信号に無関係に維
持される。このため電力増巾器６側のフローテイ
ング電源９，１０を低電圧にすると共に電源駆動
用電力増巾器１１側の電源１４，１５を高電圧に
して、電力増巾器６側のパワートランジスタＱ
１，Ｑ２にＡ級動作のアイドリング電流を流し、
且つ電源駆動用電力増巾器１１側パワートランジ
スタＱ３，Ｑ４をＢ級動作させるようにすれば、
電力増巾器６を構成している各パワートランジス
タＱ１，Ｑ２のコレクタ損失は小さく、負荷電圧
V0は電源駆動用電力増巾器１１の電源電圧にほ
ぼ近い振巾でスイングすることになるので、電力
効率がＢ級動作に近い大出力Ａ級動作電力増巾器
を容易に実現できることになる。 しかしながら上記のような構成の電力増巾器に
おいては、Ａ級動作をする電力増巾器の電源をも
う１個のＢ級動作の電力増巾器の出力で駆動する
ものであるため、その２個の電力増巾器の出力に
使用周波数帯で或る位相差θが存在すると上記(2)
式は、 ＶCE＝ＶCC1＋（1/βb）ｅ sin（〓t＋θ） −（1/βa）ｅ sin〓t ＝ＶCC1＋（1/β）ｅ｛（cosθ−１）sin〓t ＋sinθcos〓t｝ ＝ＶCC1＋（1/β）ｅ√２−（１−） ・sin（〓t＋α）となり、位相差θが大きく
なると、ＶCEが信号に従つて変化し、ついにはＶ
CEに余裕がなくなつて所謂クリツプ現象を生起す
るため出力波形が歪んでしまう欠点があつた。ま
た必らず２個の電力増巾器が必要なために回路的
にも構造的にもかなり複雑多岐になつてしまう欠
点も併有していた。 本発明はかかる実情に基いてなされたもので、
１個の電力増巾器を用いるのみで出力波形に歪み
を生じることなく電力効率の良いＡ級電力増巾器
を提供することを目的とする。 以下第２図乃至第４図を参照しながら本発明に
係る電力増巾器の実施例を詳細に説明する。 第２図はその一実施例の回路構成図で、オーデ
イオ入力信号端子２１に入力抵抗２２を介してそ
の一方側入力端子が接続された前置電圧増巾器２
３を有し、この電圧増巾器２３の出力端子を夫々
アイドリング電流設定用定電圧源２４，２５を介
してNPN形およびPNP形１対の入力パワートラ
ンジスタＱ１１，Ｑ１２の各ベース端子に接続す
る。他方これら１対の入力パワートランジスタＱ
１１，Ｑ１２の各コレクタ端子にその各エミツタ
端子がカスコード接続されたNPN形およびPNP
形１対のカスコードパワートランジスタＱ１３，
Ｑ１４を設け、これら１対のカスコードパワート
ランジスタＱ１３，Ｑ１４の各コレクタ端子はそ
の接続点が接地された電源２６，２７に夫々接続
する。そしてこれら両電源２６，２７間に、夫々
２個の直列抵抗２８，２９および３０，３１から
なりその各接続点が各対応するカスコードパワー
トランジスタＱ１３，Ｑ１４のベース端子に接続
された２個の分圧回路３２，３３を直列に接続す
る。これら両分圧回路３２，３３の接続点を、両
入力パワートランジスタＱ１１，Ｑ１２の共通接
続されたエミツタ端子に接続し負荷抵抗ＲLを介
して接地すると共に、各入力パワートランジスタ
Ｑ１１，Ｑ１２のフローテイング電源３４，３５
および図示極性のダイオード３６，３７の各直列
回路を介して当該入力パワートランジスタＱ１
１，Ｑ１２のコレクタ端子つまり各相対応するカ
スコードパワートランジスタＱ１３，Ｑ１４のエ
ミツタ端子に接続し、且つ当該電力増巾器２０の
電圧利得を決定する２個の直列接続された帰還抵
抗３８，３９を介して接地する。つまりこれら両
帰還抵抗３８，３９の接続点は、電圧増巾器２３
の他方側入力端子に接続される。 次に上記のように構成された本発明による電力
増巾器の動作を説明する。この電力増巾器２０
は、オーデイオ信号が印加される入力パワートラ
ンジスタＱ１１，Ｑ１２に対してカスコードパワ
ートランジスタＱ１３，Ｑ１４が接続されている
事と入力パワートランジスタＱ１１，Ｑ１２の出
力電圧が基準電圧となつているフローテイング電
源３４，３５がダイオード３６，３７を通して入
力パワートランジスタＱ１１，Ｑ１２のアイドリ
ング電流を供給するように構成されている事が特
徴となつているので、先ずダイオード３６，３７
が切り離されてフローテイング電源３４，３５が
無関係となつている場合の動作について説明す
る。端子２１に印加されるオーデイオ入力信号
は、入力抵抗２２を介して電圧増巾器２３に印加
されて適宜増巾される。このようにして得られる
電圧増巾器２３の出力電圧により出力段の入力パ
ワートランジスタＱ１１，Ｑ１２が駆動されるの
で電圧増巾器２３の出力に応じた電圧が負荷抵抗
ＲLの両端間に生じられることになる。このとき
カスコードパワートランジスタＱ１３，Ｑ１４の
ベース電圧は、電源２６，２７と負荷抵抗ＲLの
端子電圧との間に接続された分圧回路３２，３３
によつて与えられているのでやはり入力信号に応
じて変化する。またカスコードパワートランジス
タＱ１３，Ｑ１４のエミツタ端子は、入力パワー
トランジスタＱ１１，Ｑ１２によつて定電流駆動
されるのでカスコードパワートランジスタＱ１
３，Ｑ１４を通して電源２６，２７から負荷電流
が流れる。そして入力パワートランジスタＱ１
１，Ｑ１２およびカスコードパワートランジスタ
Ｑ１３，Ｑ１４の各コレクタ―エミツタ間電圧
は、両分圧回路３２，３３の直列接続された分圧
抵抗の比で決定され、NPN形トランジスタＱ１
１，Ｑ１３側は分圧抵抗２８，２９によりまた
PNP形トランジスタＱ１２，Ｑ１４側は分圧抵抗
３０，３１によつて決定される。従つて入力パワ
ートランジスタＱ１１，Ｑ１２とカスコードパワ
ートランジスタＱ１３，Ｑ１４のコレクタ損失の
配分も上記分圧抵抗の比によつて決定されるの
で、入力パワートランジスタＱ１１，Ｑ１２のコ
レクタ損失が小さくなるようにその分圧抵抗によ
る分圧比を定めるようにすれば入力パワートラン
ジスタＱ１１，Ｑ１２をＡ級動作させるようにし
ても熱的にあまり問題にしなくてよいことにな
る。しかしこのような構成では、入力パワートラ
ンジスタＱ１１，Ｑ１２をＡ級動作にすればカス
コードパワートランジスタＱ１３，Ｑ１４もＡ級
動作になるのでカスコードパワートランジスタＱ
１３，Ｑ１４のコレクタ損失は大きなものとな
り、カスコード接続をせず１個のパワートランジ
スタでＡ級動作させた場合と等しいことになつて
しまう。そこで入力パワートランジスタＱ１１，
Ｑ１２のみをＡ級動作させるには、当該入力パワ
ートランジスタの負荷としてカスコードパワート
ランジスタＱ１３，Ｑ１４より重い負荷となる電
流源をアイドリング電流に関してのみ接続すれば
よい。このために本発明では、負荷電圧を基準電
圧とするフローテイング電源３４，３５をダイオ
ード３６，３７を介して入力パワートランジスタ
Ｑ１１，Ｑ１２のコレクタ端子に接続するように
構成したものである。 今、説明の便宜上NPN側パワートランジスタ
Ｑ１１，Ｑ１３の正の半サイクル動作について述
べる。先ず無信号時にアイドリング電流設定用定
電圧源２４，２５によつて入力パワートランジス
タＱ１１にＡ級動作に必要なアイドリング電流が
流れたとすると、カスコードパワートランジスタ
Ｑ１３とフローテイング電源３４が入力パワート
ランジスタＱ１１の負荷となり、フローテイング
電源３４の方がカスコードパワートランジスタＱ
１３よりもはるかに重いのでアイドリング電流は
フローテイング電源３４から供給されることにな
る。このときカスコードパワートランジスタＱ１
３は、フローテイング電源３４に電流を流し込も
うとするがダイオード３６によつて阻止されて入
力パワートランジスタＱ１１に電流を供給するよ
うに作用する。このときのカスコードパワートラ
ンジスタＱ１３からの電流量は、そのベース電圧
とフローテイング電源３４の電圧およびダイオー
ド３６の順方向電圧で定まるエミツタ電圧とによ
つて決定され、ベース電位を調整することにより
その電流量の大きさを変化できる。 次に入力信号の正の半サイクル動作について述
べる。入力信号レベルが正側に次第に上昇して行
くと、入力パワートランジスタＱ１１のベース電
圧は電圧増巾器２３の出力波形に従つて上昇する
ので、入力パワートランジスタＱ１１のベース―
エミツタ間電圧が大きくなり負荷抵抗ＲLに電流
が流れて電圧増巾器２３の出力と相似の出力波形
が生じられる。このときフローテイング電源３４
は、負荷電圧によつて駆動されるので負荷電圧と
ともに上昇するが入力パワートランジスタＱ１１
に与える影響は変化せず、負荷電流として入力パ
ワートランジスタＱ１１で増加した分はカスコー
ドパワートランジスタＱ１３を通して電源２６か
ら供給される。従つて負荷電圧の上昇分はカスコ
ードパワートランジスタＱ１３が飽和するまでそ
のコレクタ―エミツタ間電圧で補われ且つカスコ
ードパワートランジスタＱ１３の飽和から入力パ
ワートランジスタＱ１１の飽和までの負荷電圧の
上昇分は入力パワートランジスタＱ１１のコレク
タ―エミツタ間電圧で補われるもので、負荷電流
は電源２６とフローテイング電源３４の両方から
供給される。 次に入力信号の負の半サイクルに対する動作に
ついて説明する。入力信号レベルが負側に次第に
下降して行くと入力パワートランジスタＱ１１の
ベース電圧は電圧増巾器２３の出力波形に従つて
下降するので、入力パワートランジスタＱ１１の
ベース―エミツタ間電圧が小さくなり始めてカス
コードパワートランジスタＱ１３とフローテイン
グ電源３４から流入している入力パワートランジ
スタＱ１１のコレクタ電流が減少し始める。しか
しPNP側パワートランジスタＱ１２，Ｑ１４が最
大出力か電流時においても 2VCC3＝ＶBE(Q11)＋ＶBE(Q12) （ＶCC3はフローテイング電源２４，２５の電圧、
ＶBE(Q11)およびＶBE(Q12)は夫々入力パワートラ
ンジスタＱ１１，Ｑ１２のベース―エミツタ間電
圧）において入力パワートランジスタＱ１１のベ
ースエミツタ間電圧ＶBE(Q11)はカツトオフにな
らないように設定されているので最大下降点にお
いてもアイドリング電流は流れる。この場合入力
パワートランジスタＱ１１のコレクタ電流が減少
するにつれてそのコレクタ―エミツタ間電圧が大
きくなり、フローテイング電源３４の電圧ＶCC3
よりも大きくなつた時点から入力パワートランジ
スタＱ１１はカスコードパワートランジスタＱ１
３を通して電源２６から電流を供給される。 PNP側パワートランジスタＱ１２，Ｑ１４につ
いても上記NPN側パワートランジスタＱ１１，
Ｑ１３と同様の動作が行われ、入力パワートラン
ジスタＱ１１，Ｑ１２側がＡ級動作を行い、且つ
カスコードパワートランジスタＱ１３，Ｑ１４側
がＢ級動作を行うプシユプル出力段からなる電力
増巾器２０のＡ級動作が達成されることは当業者
にとつて容易に理解されるであろう。 第３図は第２図の実施例におけるダイオード３
６に替えてそのエミツタが入力パワートランジス
タＱ１１のコレクタつまりカスコードパワートラ
ンジスタＱ１３のエミツタに接続され、且つその
ベースおよびコレクタがフローテイング電源３４
に接続されたNPN形トランジスタＱ１５を用い
ると共に、ダイオード３７に替えてそのエミツタ
が入力パワートランジスタＱ１２のコレクタつま
りカスコードパワートランジスタＱ１４のエミツ
タに接続され、且つそのベースおよびコレクタが
フローテイング電源３５に接続されたPNP形トラ
ンジスタＱ１６を用いるように構成した本発明の
他の実施例を示す回路構成図である。 また第４図は第２図の実施例におけるダイオー
ド３６に替えてそのコレクタが入力パワートラン
ジスタＱ１１のコレクタつまりカスコードパワー
トランジスタＱ１３のエミツタに接続され、その
ベースが抵抗４１を介して入力パワートランジス
タＱ１１，Ｑ１２の共通接続されたエミツタに接
続され且つそのエミツタがフローテイング電源３
４に接続されると共に抵抗４２を介してそのベー
スに接続されたPNP形トランジスタＱ１７を用
い、またダイオード３７に替えてそのコレクタが
入力パワートランジスタＱ１２のコレクタつまり
カスコードパワートランジスタＱ１４のエミツタ
に接続され、そのベースが抵抗４３を介して入力
パワートランジスタＱ１１，Ｑ１２の共通接続さ
れたエミツタに接続され、且つそのエミツタがフ
ローテイング電源３５に接続されると共に抵抗４
４を介してそのベースに接続されたNPN形トラ
ンジスタＱ１８を用いるように構成した本発明の
更に他の実施例を示す回路構成図である。尚第３
図および第４図中第２図と同一部分には同一符号
を付してその詳細な説明は割愛する。 上記第３図および第４図のように構成された電
力増巾器においても、第２図の実施例に示した電
力増巾器と同様にして実施し得、且つ同等の効果
が得られることは当業者にとつて明らかであろ
う。 以上詳述したように本発明によれば、第１図に
示したような従来の電力増巾器におけるような位
相差によるクリツピング現象を生起する虞れがな
いので精度の高い設計、調整や位相差を小さくす
るための高域特性のすぐれた素子の採用を考慮す
る必要がなく、構造的にも２個の電力増巾器を必
要としないので安価に高性能，高効率のＡ級電力
増巾器を容易に実現し得る利点がある。
第１図は従来の電力増巾器の回路構成図、第２
図乃至第４図は本発明に係る電力増巾器の夫々異
なる実施例を示す回路構成図である。 Ｑ１１，Ｑ１２…入力パワートランジスタ、Ｑ
１３，Ｑ１４…カスコードパワートランジスタ、
３６，３７…ダイオード、Ｑ１５，Ｑ１６，Ｑ１
７，Ｑ１８…ダイオード接続されたトランジス
タ。尚、図中同一符号は、同一または相当部分を
示す。
図乃至第４図は本発明に係る電力増巾器の夫々異
なる実施例を示す回路構成図である。 Ｑ１１，Ｑ１２…入力パワートランジスタ、Ｑ
１３，Ｑ１４…カスコードパワートランジスタ、
３６，３７…ダイオード、Ｑ１５，Ｑ１６，Ｑ１
７，Ｑ１８…ダイオード接続されたトランジス
タ。尚、図中同一符号は、同一または相当部分を
示す。
Claims (1)
- １ オーデイオ信号を扱う電力増巾器において、
出力段をオーデイオ信号が印加される入力パワー
トランジスタと、この入力パワートランジスタに
カスコード接続されたカスコードパワートランジ
スタによつて構成し、そのカスコード接続点にダ
イオードを介して前記入力パワートランジスタの
出力電力を基準電圧とするフローテイング電源を
接続し、このフローテイング電源、ダイオードお
よび入力パワートランジスタからなる閉回路に電
流を流して該入力パワートランジスタをＡ級動作
させ、且つカスコードパワートランジスタをＢ級
動作させる様にした事を特徴とする電力増巾器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7829678A JPS555534A (en) | 1978-06-28 | 1978-06-28 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7829678A JPS555534A (en) | 1978-06-28 | 1978-06-28 | Power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS555534A JPS555534A (en) | 1980-01-16 |
| JPS6123687B2 true JPS6123687B2 (ja) | 1986-06-06 |
Family
ID=13657957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7829678A Granted JPS555534A (en) | 1978-06-28 | 1978-06-28 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS555534A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711508A (en) * | 1980-06-26 | 1982-01-21 | Pioneer Electronic Corp | Power supply circuit for power amplifier |
| DE102008025347B4 (de) | 2007-12-22 | 2015-07-09 | Klaus Zametzky | Elektronischer Verstärker |
| US8947839B2 (en) * | 2009-07-30 | 2015-02-03 | Xilinx, Inc. | Enhanced immunity from electrostatic discharge |
-
1978
- 1978-06-28 JP JP7829678A patent/JPS555534A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS555534A (en) | 1980-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115739A (en) | Power amplifier | |
| US4595883A (en) | Emitter-follower type single-ended push-pull circuit | |
| US4723111A (en) | Amplifier arrangement | |
| JPS6212691B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| US4068187A (en) | Audio-frequency power amplifiers | |
| US4510459A (en) | Wideband record amplifier | |
| JPS6123687B2 (ja) | ||
| JP2722776B2 (ja) | 出力電圧制御回路 | |
| JP2816584B2 (ja) | プッシュプル出力段を含む増幅器回路 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| US3383609A (en) | Push-pull amplifier circuit | |
| JPH07118618B2 (ja) | 負帰還増幅器 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JPS6119547Y2 (ja) | ||
| JP3733188B2 (ja) | パワーアンプ | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JPS6119549Y2 (ja) | ||
| JPH08222968A (ja) | 増幅器 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPS6119548Y2 (ja) | ||
| JPH082009B2 (ja) | 増幅回路 | |
| JPS6212693B2 (ja) | ||
| JPH036022Y2 (ja) | ||
| JPS6223133Y2 (ja) |