JPS5838751B2 - 周期信号の同期ずれ検出方式 - Google Patents

Description

【発明の詳細な説明】 本発明は周期信号を監視するための同期ずれ検出方式に
関するものである。

ここで述べる同期ずれ検出方式は、入力信号のパルス数
を計数する第１のカウンタと入力信号を内部基準信号に
同期化した後、この両信号の同期したパルス数を計数す
る第２のカウンタを設け、この二つのカウンタの内容を
比較することにより同期ずれを検出するが、比較するに
あたりカウンタのカウント数をあらかじめ設定しておき
、設定数毎に計数した結果を比較して一致であればカウ
ンタをリセットし、不一致であればカウンタを停止させ
同期ずれ頻度を検出できるようにした新規の方式である
。

第１図は本発明の一実施例であって、Ｚｌは周期信号、
Ｚ２は周期信号Ｚ１が本来あるべき正しい周期を有する
基準パルス信号、１，４，９゜ｌＬ１２，１３はＮＡＮ
Ｄ回路、２，５，１４〜１７はインバータ、３，１８は
Ｄタイプフリップフロップ、６はＪＫタイプフリップフ
ロップ、７は第１のカウンタ、８は第２のカウンタ、１
０は１パルス回路である。

以下第２図のタイミングチャートも参照してその動作を
説明する。

第２図において基準信号〆２は周期信号〆１の最初のパ
ルスＺ１□のほぼ中央でパルス発生するように同期化さ
れていて、それ以後は一定周期でくり返すパルス信号で
ある。

周期信号Ｚ１のパルスＺ１０．〆１２１．”１３１〆１
４はそれぞれ基準信号〆２と違ったタイミングで入力し
たことを表わす同期ずれパルスである。

第１図で明らかなように第１のカウンタ７はＺｌｌ。

〆１□、 １１３． ｇ１４のいずれのパルスによって
もカウントアツプされるのに対し、第２のカウンタ８は
周期信号Ｚ０がパルス１１１のごとく基準信号〆２に対
し正しいタイミングで入力したときにのみ第２図の信号
Ｃのパルス発生によりカウントアツプされる。

すなわち第１図で周期信号Ｚ１ と基準信号〆２はＮＡ
ＮＤ回路１で論理積をとられ、Ｎ Ａ Ｎ Ｄ回路４を
経由してＪＫフリップフロップ６にクロック人力Ｔとし
て印加される。

但し、このクロック入力はＤタイプフリップフロップ３
により第２図の信号Ｂのタイミングに従って論理積をと
られて制御される。

またＪＫフリップフロップ６は信号Ｂに対し信号Ａのよ
うなタイミングでクロックが印加された場合のみ入力信
号を続取り出力するため、カウンタ８をカウントアツプ
する信号Ｃは、パルス〆１１のタイミングでのみ発生す
る。

Ｄタイプフリップフロップ３とＪＫタイプフリップフロ
ップ６のリセットは、入力信号〆１の後縁で１パルス回
路１０により発生させる信号りにより行う。

第１のカウンタ７のカウント数の設定は任意とし、第１
のカウンタと第２のカウンタ８の内容がＮｋＮＤ回路９
により一致がとれると信号Ｅにより両カウンタ７．８を
リセットする。

両カウンタ７．８の一致がとれない場合は信号Ｅによる
カウンタリセットをやらないで、第３図に示すタイミン
グによって周期信号１１ と基準信号〆２の入力禁止す
ると同時に同期ずれ信号Ｊを送出するものである。

なお本実施例の説明では信号〆１が基準信号〆２に対し
第２図の〆１１のごとく一定の位相であることを検出し
ているが、第２図り、１〜Ｚ１４のいずれの位相でも、
任意に選択して本検出方式を実現することができる。

以上説明したごとく本発明によれば、周期信号の同期ず
れを検出すると共に、同期ずれの頻度も検出することが
できる。

【図面の簡単な説明】

第１図は本発明方式の一実施例を示すブロック接続図、
第２，３図は第１図の動作を説明するタイミングチャー
トである。 〆１・・・・・・周期信号、〆２・・・・・・基準信号
、３゜１８・・・・・・Ｄタイプフリップフロップ、６
・・・・・・ＪＫタイプフリップフロップ、７・・・・
・・第１のカウンタ、８・・・・・・第２のカウンタ。

Claims (1)

【特許請求の範囲】
1. １ 人力した周期信号のパルス数を第１のカウンタで計
   数し、前記周期信号と正しい周期パルスを持つ内部の基
   準信号とを同期化して同期しているパルス数を第２のカ
   ウンタで計数し、前記第１のカウンタにあらかじめ設定
   したカウント数の設定値毎に前記両カウンタが計数した
   計数値を比較し、この両計数値が一致した場合は前記両
   カウンタをリセットし、不一致の場合は不一致信号を送
   出すると共に前記両カウンタの動作を停止させて、同期
   ずれと同期ずれ頻度を検出することを特徴とする周期信
   号の同期ずれ検出方式。