JPS5839013A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5839013A JPS5839013A JP56138037A JP13803781A JPS5839013A JP S5839013 A JPS5839013 A JP S5839013A JP 56138037 A JP56138037 A JP 56138037A JP 13803781 A JP13803781 A JP 13803781A JP S5839013 A JPS5839013 A JP S5839013A
- Authority
- JP
- Japan
- Prior art keywords
- region
- polycrystalline
- type
- epitaxial
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関し、特に集積回路
に好適する製造方法に関するものである。
に好適する製造方法に関するものである。
集積回路のトランジスタは、第１図に示す構造を有する
。図において、１はＰ−型の半導体基板で、２はＮ 型
の埋込拡散領域、３はＮ−型のエピタキシャル一層、４
はＮ 型のコレクタ電極引出領域、５はＰ型のベース領
域、６はＮ型のエミッタ領域、７は酸化膜等の絶縁膜、
８はコレクタ電極、９はベース電極、１０はエミッタ電
極である〇なお、１１はＰ 型のアイソレーション領域
である。
。図において、１はＰ−型の半導体基板で、２はＮ 型
の埋込拡散領域、３はＮ−型のエピタキシャル一層、４
はＮ 型のコレクタ電極引出領域、５はＰ型のベース領
域、６はＮ型のエミッタ領域、７は酸化膜等の絶縁膜、
８はコレクタ電極、９はベース電極、１０はエミッタ電
極である〇なお、１１はＰ 型のアイソレーション領域
である。
この種のトランジスタは、従来第２図のようにして製造
されている。すなわち、まず、Ｐ−型の半導体基板１を
用意し、その−主面の選択された領域にＮ＋型の埋込拡
散領域２およびＰ＋型の埋込拡散領域１２を形成する（
Ａ）。次に、前記−主面上にＮ−型のエピタキシャル層
３を形成する。
されている。すなわち、まず、Ｐ−型の半導体基板１を
用意し、その−主面の選択された領域にＮ＋型の埋込拡
散領域２およびＰ＋型の埋込拡散領域１２を形成する（
Ａ）。次に、前記−主面上にＮ−型のエピタキシャル層
３を形成する。
このとき、前記埋込拡散領域２，１２の不純物がエピタ
キシャル層３内に若干埋込まれる（Ｂ）。
キシャル層３内に若干埋込まれる（Ｂ）。
次に、前記−主面全面に絶縁膜７全形成し、前記Ｐ＋型
埋込拡散領域１２の上に窓孔を形成し、この窓孔からＰ
型不純物を高濃度に拡散してＰ 型埋込拡散領域１２に
達するＰ 型のアイソレーション領域１１を形成し１次
いでＮ 型埋込拡散領域２上に窓孔を形成し、この窓孔
からＮ型不純物を高濃度に拡散して、Ｎ 型埋込拡散領
域２に達する電極引出し領域４を形成する（０）。次に
、周知の方法によって、エピタキシャル層３内にＰ型の
ペース領域５を形成し、さらにベース領域５内にＮ 型
のエミッタ領域６を形成し、コレクタ電極８．ベース電
極９およびエミッタ電極１０を形成する。
埋込拡散領域１２の上に窓孔を形成し、この窓孔からＰ
型不純物を高濃度に拡散してＰ 型埋込拡散領域１２に
達するＰ 型のアイソレーション領域１１を形成し１次
いでＮ 型埋込拡散領域２上に窓孔を形成し、この窓孔
からＮ型不純物を高濃度に拡散して、Ｎ 型埋込拡散領
域２に達する電極引出し領域４を形成する（０）。次に
、周知の方法によって、エピタキシャル層３内にＰ型の
ペース領域５を形成し、さらにベース領域５内にＮ 型
のエミッタ領域６を形成し、コレクタ電極８．ベース電
極９およびエミッタ電極１０を形成する。
ところで、上記の製造方法によれば、電極引出し領域４
を形成する工程が必要で煩雑であるのみならず、その拡
散深さが深いので時間がかかるといった問題点があった
。
を形成する工程が必要で煩雑であるのみならず、その拡
散深さが深いので時間がかかるといった問題点があった
。
そこで、この発明は上述の問題点を解決し得る製造方法
を提供することを目的とする。
を提供することを目的とする。
この発明を要約すると、単結晶の半導体基板の一主面の
選択された領域ｆ多結晶領域を形成するＩ−程と、前記
半導体基板の一主面上にエピタキシャル成長により、前
記単結晶領域の表面上に単結晶エピタキシャル領域を形
成するとともに、前記多結晶領域の表面上に多結晶エピ
タキシャル領域を形成する工程と、前記単結晶エピタキ
シャル領域と多結晶エピタキシャル領域の不純物拡散係
数の違いを利用して、単結晶エピタキシャル領域と多結
晶エピタキシャル領域に深さの異なる拡散領域を形成す
る上程を含むことを特徴とするものである。
選択された領域ｆ多結晶領域を形成するＩ−程と、前記
半導体基板の一主面上にエピタキシャル成長により、前
記単結晶領域の表面上に単結晶エピタキシャル領域を形
成するとともに、前記多結晶領域の表面上に多結晶エピ
タキシャル領域を形成する工程と、前記単結晶エピタキ
シャル領域と多結晶エピタキシャル領域の不純物拡散係
数の違いを利用して、単結晶エピタキシャル領域と多結
晶エピタキシャル領域に深さの異なる拡散領域を形成す
る上程を含むことを特徴とするものである。
以下、この発明の一実施例を図面により説明する。
第３図（Ａ）〜（Ｅ）は各工程の断面図を示す。
まず、比抵抗が２．００−１で厚さが４００μのＰ−型
の単結晶半導体基板１を用意し、その−主面の選択さｎ
た領域に比抵抗が０．００５Ω−涌のＮ＋型の埋込拡散
領域２を形成する（Ａ）。次に、前記埋込拡散領域２の
選択された領域およびこの埋込拡散領域２を囲む領域に
レーザー１３を１． ｏ Ｊｏｕｌｅ７ 。
の単結晶半導体基板１を用意し、その−主面の選択さｎ
た領域に比抵抗が０．００５Ω−涌のＮ＋型の埋込拡散
領域２を形成する（Ａ）。次に、前記埋込拡散領域２の
選択された領域およびこの埋込拡散領域２を囲む領域に
レーザー１３を１． ｏ Ｊｏｕｌｅ７ 。
の強度で照射して多結晶領域１４．１５を形成する（Ｂ
）。さらに、前記半導体基板１の一宇面−にニエピタキ
シャル成長により、比抵抗が１．００−１で厚さが１０
μのＮ−型の単結晶エピタキシャル層３を形成する。こ
のとき、前記選択された多結晶領域１．４．１５の」二
にはＮ−型の多結晶エピタキシャル領域１６ 、 ｌ’
７が形成される（０）。こののち、絶縁膜７を形成し、
前記多結晶領域１７上に窓孔を明けてＰ型不純物を高濃
度に拡散してＮ−型単結晶エピタキシヤ・ル領域１７を
Ｐ 型アイソレーション領域１８に変換する。このとき
、多結晶エピタキシャル領域１７の不純物拡散係数が単
結晶エピタキシャル層３のそ扛に比較して著しく大きい
ので、第２図のＰ＋型埋込拡散領域１２を形成しなくて
も、従来のアイソレーション領域１１よりも格段に短時
間で形成できる。こののち、周知の方法によって、Ｎ−
型単結晶エピタキシ”ｒｋｆｆｌＪｓ内に比抵抗が０．
０５０−４のＰ型ベース領域５を形成し、さらにこのベ
ース領域５内に比抵抗が０．００１Ω−１のＮ＋型エミ
ッタ領域６を形成する。このとき、絶縁膜７に、エミッ
タ領域６を形成するための窓孔を形成するとともに・多
結晶エピタキシャル領域１６の上にも窓孔を形成してお
くと、前記エミッタ領域６の形成時に、同時に多結晶エ
ピタキシャル領域１６にもＮ型不純物が拡散されて、Ｎ
−型多結晶エビタキシャル領域１６がＮ 型電極引出し
領域１９に変換される。そのとき、単結晶エピタキシャ
ル層３に比較して多結晶エピタキシャル領域１６の不純
物拡散係数が著しく大きいので、エミッタ領域６を３．
０μ程度の深さに形成しても、多結晶エピタキシャル領
域１６全体を十分にＮ＋型に変換することができる（Ｄ
）。こののち、周知の方法によって、前記多結晶エピタ
キ、シャル領域１９上にコレクタ電極８を、ペース領域
５上にベース電極９を、エミッタ領域６上に工・ミッタ
電極１０を形成する（Ｅ）。
）。さらに、前記半導体基板１の一宇面−にニエピタキ
シャル成長により、比抵抗が１．００−１で厚さが１０
μのＮ−型の単結晶エピタキシャル層３を形成する。こ
のとき、前記選択された多結晶領域１．４．１５の」二
にはＮ−型の多結晶エピタキシャル領域１６ 、 ｌ’
７が形成される（０）。こののち、絶縁膜７を形成し、
前記多結晶領域１７上に窓孔を明けてＰ型不純物を高濃
度に拡散してＮ−型単結晶エピタキシヤ・ル領域１７を
Ｐ 型アイソレーション領域１８に変換する。このとき
、多結晶エピタキシャル領域１７の不純物拡散係数が単
結晶エピタキシャル層３のそ扛に比較して著しく大きい
ので、第２図のＰ＋型埋込拡散領域１２を形成しなくて
も、従来のアイソレーション領域１１よりも格段に短時
間で形成できる。こののち、周知の方法によって、Ｎ−
型単結晶エピタキシ”ｒｋｆｆｌＪｓ内に比抵抗が０．
０５０−４のＰ型ベース領域５を形成し、さらにこのベ
ース領域５内に比抵抗が０．００１Ω−１のＮ＋型エミ
ッタ領域６を形成する。このとき、絶縁膜７に、エミッ
タ領域６を形成するための窓孔を形成するとともに・多
結晶エピタキシャル領域１６の上にも窓孔を形成してお
くと、前記エミッタ領域６の形成時に、同時に多結晶エ
ピタキシャル領域１６にもＮ型不純物が拡散されて、Ｎ
−型多結晶エビタキシャル領域１６がＮ 型電極引出し
領域１９に変換される。そのとき、単結晶エピタキシャ
ル層３に比較して多結晶エピタキシャル領域１６の不純
物拡散係数が著しく大きいので、エミッタ領域６を３．
０μ程度の深さに形成しても、多結晶エピタキシャル領
域１６全体を十分にＮ＋型に変換することができる（Ｄ
）。こののち、周知の方法によって、前記多結晶エピタ
キ、シャル領域１９上にコレクタ電極８を、ペース領域
５上にベース電極９を、エミッタ領域６上に工・ミッタ
電極１０を形成する（Ｅ）。
上記の製造方法によれば、Ｎ 型のエミッタ領域６の形
成時に、同時にＮ＋型の多結晶エピタキシャル領域１９
を形成することができ、しかも最初の多結晶領域１４の
形成のための工程が必要であるとしても、この工程はレ
ーザー１３の照射により極めて短時間で実施でき、全体
として著しく製造が容易でかつ時間短縮が図れる。
成時に、同時にＮ＋型の多結晶エピタキシャル領域１９
を形成することができ、しかも最初の多結晶領域１４の
形成のための工程が必要であるとしても、この工程はレ
ーザー１３の照射により極めて短時間で実施でき、全体
として著しく製造が容易でかつ時間短縮が図れる。
なお、上記実施例では、多結晶領域１４．１５をレーザ
ー１３の照射によって形成する場合について説明りなか
、この他に低温エピタキシャル成長法で形成したり、弗
化水素酸中で＠極化成して形成してもよい。
ー１３の照射によって形成する場合について説明りなか
、この他に低温エピタキシャル成長法で形成したり、弗
化水素酸中で＠極化成して形成してもよい。
また、上記実施例はトランジスタの場合ニついて説明し
たが、ダ・イオード、サイリスタ等の他の半導体装置の
場合にも同様に実施できるものである０ この発明は以上のように、単結晶半導体基板の−Ｓに多
結晶領域を形成し、次いでエピタキシャル成長により単
結晶エピタキシャル層と多結晶エピタキシャル領域とを
形成し、単結晶エピタキシャル層と多結晶エピタキシャ
ル領域との不純物拡散係数の違いを利用して、単結晶エ
ピタキシャル層と多結晶エピタキシャル領域とに深さの
異なる拡散領域を形成するものであるから、集積回路の
電極引出し領域の形成が容易かつ短時間に行なえるとい
う効果を奏する。
たが、ダ・イオード、サイリスタ等の他の半導体装置の
場合にも同様に実施できるものである０ この発明は以上のように、単結晶半導体基板の−Ｓに多
結晶領域を形成し、次いでエピタキシャル成長により単
結晶エピタキシャル層と多結晶エピタキシャル領域とを
形成し、単結晶エピタキシャル層と多結晶エピタキシャ
ル領域との不純物拡散係数の違いを利用して、単結晶エ
ピタキシャル層と多結晶エピタキシャル領域とに深さの
異なる拡散領域を形成するものであるから、集積回路の
電極引出し領域の形成が容易かつ短時間に行なえるとい
う効果を奏する。
第１図は集積回路のトランジスタ部の断面図、第２図は
従来の製造方法について説明するための主要な工程の断
面図、第３図はこの発明の一実施例の製造方法について
説明するための各工程の断面図である。 １・・・・・−半導体基板、 ２・・・・ 埋込拡散領
域、３・・・・・・単結晶エピタキシャル層、５・・・
・・・ヘ−１１［，６・・・・ エミッタ領域、７・・
・・・・絶縁膜、 ′ ８・・・・・コレクタ電極
、９・・・・・・ベース電極、 １ｏ・・・・・ エミ
ッタ電極、１１・・・・・・レーザー、 １４．１５・
・・・ 多結晶領域、１６．１７・・・・・・多結晶エ
ピタキシャル領域、１８・・曲アインレーション領域、 １９・・・・・電極引出し領域。
従来の製造方法について説明するための主要な工程の断
面図、第３図はこの発明の一実施例の製造方法について
説明するための各工程の断面図である。 １・・・・・−半導体基板、 ２・・・・ 埋込拡散領
域、３・・・・・・単結晶エピタキシャル層、５・・・
・・・ヘ−１１［，６・・・・ エミッタ領域、７・・
・・・・絶縁膜、 ′ ８・・・・・コレクタ電極
、９・・・・・・ベース電極、 １ｏ・・・・・ エミ
ッタ電極、１１・・・・・・レーザー、 １４．１５・
・・・ 多結晶領域、１６．１７・・・・・・多結晶エ
ピタキシャル領域、１８・・曲アインレーション領域、 １９・・・・・電極引出し領域。
Claims (1)
- 単結晶の半導体基板の一主面の選択された領域に多結晶
領域を形、成する工程と、前記半導体基板の一主面上に
エピタキシャル成長により、前記学結晶領域の表面上に
単結晶エピタキシャル領域を形成するとともに、前記多
結晶領域の表面上に多結晶エピタキシャル領域を形成す
る工程と、前記単結晶エピタキシャル領域と多結晶エピ
タキシャル領域の不純物拡散係数の違いを利用して、単
結晶エピタキシャルと多結晶エピタキシャル領域に深さ
の異なる拡散領域を形成する工程を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138037A JPS5839013A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138037A JPS5839013A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839013A true JPS5839013A (ja) | 1983-03-07 |
Family
ID=15212553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138037A Pending JPS5839013A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839013A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49100961A (ja) * | 1973-01-30 | 1974-09-24 |
-
1981
- 1981-08-31 JP JP56138037A patent/JPS5839013A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49100961A (ja) * | 1973-01-30 | 1974-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| JPS5839013A (ja) | 半導体装置の製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPH0616509B2 (ja) | 半導体装置の製造方法 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS6155253B2 (ja) | ||
| JPS5856460A (ja) | 半導体装置の製造方法 | |
| JPH0689902A (ja) | 半導体装置の製造方法 | |
| EP0851487A1 (en) | Antimony-phosphor buried layer for a MOs FET or like semiconductor device, and method of fabrication | |
| JPH04159719A (ja) | 半導体装置の製造方法 | |
| JPS63245939A (ja) | 半導体装置 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPS6010748A (ja) | 半導体装置の製造方法 | |
| JPH0258784B2 (ja) | ||
| JPS58119668A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPH0219629B2 (ja) | ||
| JPS5941851A (ja) | 半導体装置の製造方法 | |
| JPH01112779A (ja) | 定電圧ダイオード及びその製造方法 | |
| JPH05267440A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH04192335A (ja) | 半導体装置の製造方法 | |
| JPS5840832A (ja) | 半導体装置の製法 |