JPS5840002B2 - タ−ビンセイギヨカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は、タービンシステム用の制御回路に係り、特に
蒸気タービンシステムの制御に適用しうるものである。

蒸気タービンシステムを運転するに当って、強制通風フ
ァン、石灰破砕機、ボイラ給水ポンプなどと云った、動
力設備における幾つかの重要な要素の故障中、タービン
の機械的動力出力を急激にではなく徐々に減することが
重要である。

そのような故障が起った時、蒸気流量を減じ、その結果
タービンの動力出力を減することが必須となっている。

タービンへの蒸気流量を減少する割合は、故障要素の重
大さ、故障要素を使用しないで運転を継続するのに必要
な負荷減少量、そして幾つかの要素が同時に或いは引続
いて故障したかどうかということに成る関連性を持つべ
きである。

米国特許第３５６１２１６号及び米国特許第３３４０８
８３号により明示されるような、現在の負荷セットバッ
ク（負荷を減少させる）回路は、故障要素の重大性及び
故障個所の数に比例して蒸気流量を減少するよう蒸気制
御弁を制御する為の負荷基準信号を発生するという機能
を達成する。

しかし、現在のセットバック回路は、たとえば、蒸気発
生ループが故障してタービンに要求される蒸気流量をボ
イラが供給できないとき、制御弁により、蒸気流量を調
節する手段を欠いている。

この問題は、本発明の好ましい具体例において、プラン
ト作業者により決定されるような成る所望のレベルまで
蒸気流量を減少する為の性能を具備した新規な可変速度
負荷セットバック回路を提供することにより実質上排除
される。

蒸気の損失率（単位時間当りの蒸気流量の減少量）に対
する補整が望まれる時、スイッチが動作せしめられ、そ
してこれによって積分器回路にある第１演算増幅器の入
力に予じめ選ばれたバイアスを印加して選ばれた負荷基
準信号を所定の割合すなわち速度で減少し、以って蒸気
制御弁を制御する負荷セットバック基準信号を形成する
。

同時に、制限器にある第２演算増幅器の入力へプリセッ
ト・バイアスが加えられ、そしてこの作用により上記負
荷セットバック基準信号をプリセット・レベルにクラン
プする。

従って、本発明の目的は、蒸気制御弁を負荷セットバッ
ク基準信号で制御することにより、蒸気発生ループが故
障したとき、蒸気流量を高から低へ円滑に移行させるよ
うな新規かつ改良された可変速度負荷セットバック回路
を提供することである。

本発明の別の目的は、プラント作業者が自在に蒸気流量
を変えることのできるような新しい負荷セットバック回
路を提供することである。

本発明の更に別の目的は、最大限に速い所望の速度で、
最も低い所望のレベルまで応答する、蒸気タービン用の
、改善された可変負荷セットバック回路を提供すること
である。

要約すると、本発明の一面に従って、上述の目的は、積
分器と制限器とから成る新規な可変速度負荷セットバッ
ク回路を形成することにより遠戚される。

積分器における増幅器及び制限器における増幅器が作業
者により決定される値に個々にバイアスされる時、負荷
基準信号は、その動作している値から予定の割合で減少
せしめられそして予定のレベルにクランプされて、負荷
セットバック基準信号を形成する。

この負荷セットバック基準信号が、蒸気制御弁を制御す
ることにより動力減少率の調節手段を提供し、斯くして
蒸気発生ループにおける故障要素によるタービンシステ
ムにおける蒸気損失率に対応して補整をする。

以下、図面を参照しつつ、本発明の具体的な回路につい
て説明を行うことにする。

第１図は、特許第８７４３２１号（特公昭４３−２３０
２１号）で開示しているタービン制御装置のブロック図
で、第２図に示す本発明のセットバック制御回路をその
ブロック図中の一部に用いることができる従来技術の一
例として示す。

第１図に於いて、一定速度基準信号１３３は速度帰還信
号１３４と比較され、速度誤差信号１３５を生じる。

速度誤差信号は速度調整用倍率器１３６によって修正さ
れる。

そのあと、負荷基準信号１３７と重畳されて速度誤差−
負荷信号１３７ａとしたのち、非線形補償関数発生器１
３８に印加され、非線形弁位置ぎめ信号１３９を発生す
る。

この弁位置ぎめ信号は弁位置帰還信号１４０と比較され
、弁位置ぎめ誤差信号１４１を発生する。

この誤差信号はサーボアンプ１４２によって増幅されて
、サーボ弁およびラム１４３にて弁を動作させる。

弁位置は弁位置トランスジューサー１４４によって検出
され弁位置帰還信号１４０を発生する。

ブロック１４５にて示される弁位置信号−蒸気流量間の
非線形関数が非線形補償関数発生器１３８に乗ぜられる
と、蒸気流量１４６は速度誤差−負荷信号１３７ａに関
して路線形となる。

このようにして得た蒸気流量は負荷１４９を駆動するタ
ービン１４８を動作させる。

タービン１４８および負荷１４９についての実際の速度
は速度トランスジューサー１５０によって測定され速度
帰還信号１３４として与えられる。

第２図は本発明による負荷セットバック制御回路の一例
で、第３図はその動作波形図である。

入力端子１１は、負荷基準信号即ち従来技術において蒸
気制御弁を制御するのに使用された増幅器からの電圧を
受取る為の接続端子を提供し、第１図に例示する制御装
置ブロックに用いるときは、速度誤差−負荷基準信号１
３７ａを入力する。

タービンにおける負荷は、この負荷基準信号に比例する
。

入力端子１１は、ダイオード１２を通して点Ａに接続さ
れる。

点Ａにおける電圧は、この負荷基準信号に相当する値に
保持される。

アースに対して点Ａは、また、可変速度負荷セットバッ
ク回路の出力でもあり、そしてこの出力が最終的に蒸気
制御弁（図示なし）を制御する。

抵抗１３及び１４には、ダイオード１２に正のバイアス
電圧を与える為の電圧が印加される。

出力端子Ａは第１図に例示する非線形補償関数発生器１
３８の入力に接続される。

ダイオード１５は、積分器１７の第１フイードバツクル
ープ中に接続されるものとして示されており、そしてダ
イオード１５もまた抵抗１３及び１４を通して正のバイ
アス電圧を受取る。

電流増幅器１６は、トランジスタ２１にその通常の電流
増幅作用を遠戚することを可能ならしめるよう電圧降下
をもたらす抵抗１９及び２０を含み、そしてこれ等抵抗
はトランジスタ２１のコレクタ及びエミッタにそれぞれ
接続される。

トランジスタ２１のエミッタはまた、ダイオード１５を
介して点Ａに接続される。

ダイオード１５はダイオード１２と低値ゲートを形成す
る。

積分器１γは点Ａにおいて（負荷基準信号から）直線的
に減少する電圧を提供するものであり、そしてこれは作
業者の指令による制御器の設定により決定される。

積分器１７は、演算増幅器２３の出力からダイオード２
４を通して電流増幅器１６のトランジスタ２１のベース
まで、更にはトランジスタ２１のエミッタ及びダイオー
ド１５を順次通してそしてコンデンサ２２を通して演算
器２３の入力までのフィードバックループに接続される
。

入力抵抗２５及び２６は分圧器を形成しそして常閉リレ
ー接点２７と共働して演算増幅器２３に一定の正バイア
スを加え、それにより演算増幅器を負の飽和状態に維持
する。

抵抗２８が演算増幅器２３への入力に接続されており、
そしてその他端はアースに接続されている。

この抵抗２８は演算増幅器２３の高インピーダンスを克
服し演算増幅器２３の入力インピーダンスを減少するの
に使用される。

さもないとこの高インピーダンスはコンデンサ２２をゆ
っくりと充電し続け、積分器１７が動作したときいつで
も大きなステップを発生させてしまう。

抵抗２９が、常開接点３０が閉じられる時、入力抵抗３
１を通して演算増幅器２３の入力に印加されるべき、プ
リセット・バイアスとしての入力電圧量を制御するのに
使用される。

抵抗２９を調節して負荷基準信号の減少する速度をプリ
セットする。

制限器１８は、負荷基準セットバック信号を作業者によ
り制御されるプリセット値にクランプするものであり、
そして抵抗３２を通して演算増幅器３３の入力へ至る第
２フイードバツクループで点Ａに接続される。

演算増幅器３３の出力は高値ゲートすなわちダイオード
３４を通して電流増幅器１６のトランジスタ２１のベー
スに加えられそしてトランジスタ２１のエミッタからダ
イオード１５を通して点Ａに加えられる。

抵抗３５は入力抵抗３６を通して演算増幅器３３の入力
に負の電圧を印加して、演算増幅器３３を正の飽和状態
に維持する。

抵抗３７は、常開接点３８を閉じることにより直列に接
続された入力抵抗３９を介して演算増幅器３３の入力に
印加される電圧即ちプリセット・バイアスを制御する。

可変速度負荷セットバック回路を動作させることが望ま
れる時、たとえば、ボイラに配置された検出手段（図示
せず）が蒸気圧力の低下を検出すると、接点２γ、３０
．３８に関連するリレーに電気信号を送り、積分器１７
の常閉接点２７が開かへ常開接点３０及び制限器１８の
接点３８が閉じられる。

これは、リレーのコイルを付勢し、これが接点３０及び
３８を閉じそして接点２７を開くと云った、斯界で周知
の態様で為される。

この第２図は、説明を簡潔にするために、タービンシス
テムからの唯一つの入力端子１１及び唯一つの可変速度
負荷セットバック入力を示している。

しかし、実際上、このような負荷セットバック制御回路
を数個、点Ａに並列に接続し、各回路は、それぞれ予定
の負荷基準信号減少速度およびクランプレベルを有して
いて、どの要素が故障したかによっていずれかの回路が
作動されるようにすることができる。

これらの回路のうちの最小出力のものが低値ゲート出力
を支配し、故障した要素にもとずく蒸気流量の減少率を
補整するための、予定の減少速度の負荷基準信号を生ず
る。

動作について説明すると、点Ａにおける電圧は、入力端
子１１に印加される負荷基準信号に相当する値に先ず保
持される。

作業者がセットバック回路を動作せしめる前、積分器１
７の演算増幅器２３は、その入力に正バイアスが印加さ
れて負の飽和状態に保持されており、そしてコンデンサ
２２は点Ａにおける電圧値に充電している。

増幅器２３に印加される正のバイアスは、非常に迅速な
積分速度を可能ならしめる。

従って、コンデンサは点Ａにおける電圧変化に迅速に追
従することができる。

制限器１８において、抵抗３５及び３６を通して演算増
幅器３３に印加された負のバイアスは、低値ゲートダイ
オード１５が制限器１８の第２フイードバックループに
おけるフィードバック電圧を阻屯するが故に、増幅器３
３を正の飽和状態に維持している。

演算増幅器３３に印加される負のバイアスの電圧値は、
ダイオード１５が導通しないようにする為、点Ａにおい
て存在しうる電圧のうち最大の正の電圧より幾分大きい
値に保持される。

ダイオード１５の導通は、演算増幅器３３と云った増幅
器に固有のその極性の反転に由り防止される。

自動的に動作せしめられるリレー接点３０及び３８が閉
じそして接点２７が開く時、負荷のセットバックが開始
される。

接点２７を開くことは積分器１７から迅速な積分速度を
取り除き、そして接点３０が閉じると正のプリセット速
度電圧が演算増幅器２３に印加される。

同時に、接点３８が閉じると制限器１８に正のプリセッ
ト電圧が印加される。

制限器１８における、この新しいプリセット電圧は正で
はあるが、増幅器３３の通常の負のバイアス電圧より絶
対値において小さく、シたがって増幅器３３の入力にお
いて差引きで電圧の減少をもたらし、その結果ダイオー
ド３４のアノードにおいて減少せる正電圧を発生する。

ダイオード３４のアノード電圧が点Ａに存在する電圧値
よりも小さな正電圧値に減少することは、ダイオード１
５を「オン」にバイアスし、従って点Ａにおける電圧の
降下を開始せしめる。

この電圧降下は積分器１７におけるコンデンサ２２によ
り感応され、従ってコンデンサ２２は演算増幅器２３の
入力への放電を開始する。

この放電は演算増幅器２３への入力を負の方向に変化し
、従って増幅器２３を正の飽和の方向へとおし進める。

増幅器２３は、ダイオード２４のアノード電圧がそのカ
ソード電圧より僅かに高い値に達する時、ダイオード２
４が導通して点Ａに存在する電圧値にその上昇を制限す
るので、正の飽和状態には達しない。

積分器１７が、回路の動作を支配し、そして点Ａにおけ
る出力電圧を、抵抗３１の抵抗値、抵抗２９におけるプ
リセット電圧値及びコンデンサ２２の容量値により決定
されるセットバック速度で減少せしめる。

制限器１８におけるダイオード３４のアノード電圧が接
点３８の閉鎖により降下する時、先に指摘したように、
制限器１８がダイオード１５により点Ａに対して低値ゲ
ートされるので、電圧の減少が開始させられる。

制限器１８はまた、ダイオード２４によって増幅器２３
に対して高値ゲートされる。

ダイオード２４が上述のように導通する時、演算増幅器
３３は、その入力における抵抗３２を通しての正のフィ
ードバック電圧に由り負の飽和状態に強制される。

、この電圧は、点Ａにおける電圧が減少するにつれ減少
する。

点Ａにおける電圧の大きさが、抵抗３５におけるバイア
スと抵抗３７におけるバイアスとの差よりも小さな正の
値までプリセット速度で減少した時、演算増幅器３３の
入力は負となり、出力は正となる。

このように、演算増幅器３３は負の飽和状態を脱する。

一方、このとき、演算増幅器２３の入力電圧が既に実効
零状態に達していて、演算増幅器２３の出力は、演算増
幅器３３の出力より小さな正の値に減少している。

したがって、ダイオード３４はダイオード２４に対して
高値ゲートされ導通する。

ダイオード３４が導通すると点Ａの電圧は、抵抗３７で
調節されるプリセットバ不アスによって決まる演算増幅
器３３の出力にクランプされる。

点Ａにおける電圧は抵抗３７を調節してプリセットされ
た制限値に安定し、一方演算増幅器２３は、ダイオード
１５を通してのフィードバックが失くなり、増幅器２３
の入力における有効電圧が正の値へ反転するため、負の
飽和状態へと復帰せしめられる。

可変速度負荷セットバック回路の作用を除く為に、常開
接点３０及び３８が再び開かれモして常閉接点２７が再
度閉じられる。

抵抗３７による正のプリセット電圧の印加が無くなった
演算増幅器３３における負のバイアスは、ダイオード３
４のアノードを正の極性方向に増大せしめる。

接点２７を閉じたことによる演算増幅器２３の入力にか
かる正電圧と点Ａにおける電圧増加との和の作用によっ
て、コンデンサ２２は迅速に充電されそして積分器１７
における演算増幅器２３は負の飽和状態に強制される。

演算増幅器３３が負荷基準信号に対す支配作用を失うと
即ぐ、フィードバックの喪失は増幅器３３を正の飽和状
態におし進め、斯くして回路は再び、負荷セットバック
に対する次の指令を待つ態勢となる。

負荷基準信号から直線的に減少する電圧を発生する積分
器と負荷基準信号をプリセット値にクランプする制限器
とを設けることによって、通常の負荷基準信号は、蒸気
の損失の割合に対して補整さへ最終的に蒸気制御弁を制
御することにより動力減少率を調節することが出来る。

本発明の実施の態様は次の通りである。

げ）特許請求の範囲記載のタービン制御回路において、
前記積分器が、第１のフィードバックループを具備する
第１演算増幅器と、前記第１フイードバツクループに直
列に配設されるコンデンサと、第１プリセツトバイアス
を前記第１演算増幅器の入力に接続する為の手段とから
戊ること。

（ロ）（イ）項記載のタービン制御回路において、前記
第１プリセツト・バイアスが可変であること。

（ハ）特許請求の範囲記載のタービン制御回路において
、前記制御器が第２フイードバツクループを具備する第
２演算増幅器と、前記第２フイードバツクループ中に直
列に配設される抵抗とそして前記第２演算増幅器の入力
に第２プリセツトバイアスを接続する為の手段から成る
こと。

に）（ハ）項記載のタービン制御回路において、前記第
２プリセツトバイアスが可変であること。

（ホ）＠）項乃至（ロ）項記載のタービン制御回路にい
て、前記第１プリセツト・バイアスを接続する為の手段
が遠隔的に制御されること。

（へ）（ハ）項乃至に）項記載のタービン制御回路にお
いて、前記第２プリセツトバイアスを接続する為の手段
が遠隔的に制御されること。

【図面の簡単な説明】

第１図は従来技術のタービン制御装置のブロック図、第
２図は、本発明に従う可変速度負荷セットバック回路の
基本構成要素を例示する回路図、第３図は第２図の各部
の動作波形を示すもので、第３図ａは演算増幅器２３の
出力電圧、第３図すは演算増幅器３３の出力電圧、第３
図Ｃは点Ａの電圧、第３図ｄはコンデンサ２２の電圧、
第３図ｅは点１１の電圧を示す。 主な符号の説明、１１：入力端子、１６：増幅器、１７
：積分器、２２：コンデンサ、２３：演算増幅器、１８
：制限器、３２：抵抗体、３３：演算増幅器、１３５：
速度誤差信号、１３７：負荷基準信号、１４８：タービ
ン、１４９：負荷。

Claims (1)

【特許請求の範囲】
1. １ タービンの運転定数に非常の重大な偏移が起こった
   とき、蒸気タービンの動力減少の割合を制御し、蒸気流
   量を減少するため、予定の直線的に減少する負荷基準信
   号を生じるタービン・セットバック制御回路であって、
   タービンの所望の負荷に比例する負荷基準信号を受取る
   手段と、蒸気流量を減少させるために該負荷基準信号を
   予定の割合で直線的に減少させる電子式積分器と、該積
   分器が該負荷基準信号を直線的に減少させる割合を予じ
   め選択する手段と、該直線的に減少する負荷基準信号を
   プリセット・レベルにクランプする手段とを有するター
   ビンの負荷セットバック制御回路。