JPS5840926A - 電子時計用回路 - Google Patents
電子時計用回路Info
- Publication number
- JPS5840926A JPS5840926A JP56138909A JP13890981A JPS5840926A JP S5840926 A JPS5840926 A JP S5840926A JP 56138909 A JP56138909 A JP 56138909A JP 13890981 A JP13890981 A JP 13890981A JP S5840926 A JPS5840926 A JP S5840926A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching element
- channel
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000010248 power generation Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 12
- 244000145845 chattering Species 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 241000254158 Lampyridae Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電圧の違う二つ以上の電源回路を内蔵する電子
時計において、電源投入や発振停止状態を検出すること
を特徴とする電子時計用回路に関するものである。
時計において、電源投入や発振停止状態を検出すること
を特徴とする電子時計用回路に関するものである。
従来の電源投入を検出する回路１１図に示す如く、コン
デンサー１．ＮチャネルＭＯ８）ランジスタ２，４、Ｐ
チャネルＭＯ８）ランジスタ３によって構成されていて
、電源は電池電、圧Ｖｓ、（以後、電池電圧をＶｓｓ、
と呼ぶ）に接続されている。
デンサー１．ＮチャネルＭＯ８）ランジスタ２，４、Ｐ
チャネルＭＯ８）ランジスタ３によって構成されていて
、電源は電池電、圧Ｖｓ、（以後、電池電圧をＶｓｓ、
と呼ぶ）に接続されている。
電源投入時の第１図各部の電圧レベルの賢動を鎮２図に
示す、ｓｌけＹｅｓ、にＷ源が投入される場合のｙａＤ
、 ７１％間の電圧の変動、ｓ、けコンデンサー両端の
電圧の変動、Ｓ３け回路からの出力電圧である。
示す、ｓｌけＹｅｓ、にＷ源が投入される場合のｙａＤ
、 ７１％間の電圧の変動、ｓ、けコンデンサー両端の
電圧の変動、Ｓ３け回路からの出力電圧である。
縦軸が電圧レベルで横軸が時間である。５は通常に電源
を投入した場合である。Ｓｌのレベルはｔｍ投入により
てｖ８８１となると、８．けコンデンサー１とｘチャネ
ルＭＯ８）ランジスタ２の時定数によってしだいＫＶｓ
町レベルに近づく、Ｂ、は電源投入時５ Ｋ ｉｆ Ｂ
、がＶ！ＩＤノためＬとなるが、Ｐｆヤ−ネルＭＯ８）
ランジスタ３と夏チャネルＭ０８トランジスタ４によっ
てきまる論理的スレシ凰ホールドレベルを８．が越える
と論理は反転しＨＫなる。したがって、この信号がＩ、
になると電源が投入されたことがわかる。６け電源を切
ってからあまり時間を経過しないと診に電源を投入した
場合である。
を投入した場合である。Ｓｌのレベルはｔｍ投入により
てｖ８８１となると、８．けコンデンサー１とｘチャネ
ルＭＯ８）ランジスタ２の時定数によってしだいＫＶｓ
町レベルに近づく、Ｂ、は電源投入時５ Ｋ ｉｆ Ｂ
、がＶ！ＩＤノためＬとなるが、Ｐｆヤ−ネルＭＯ８）
ランジスタ３と夏チャネルＭ０８トランジスタ４によっ
てきまる論理的スレシ凰ホールドレベルを８．が越える
と論理は反転しＨＫなる。したがって、この信号がＩ、
になると電源が投入されたことがわかる。６け電源を切
ってからあまり時間を経過しないと診に電源を投入した
場合である。
コツト（、ｓ、のレベルは論理スレシ異ホールドレベに
８よシ龜Ｖｓ＋町儒にあるのでＳ、は■の嘗まである。
８よシ龜Ｖｓ＋町儒にあるのでＳ、は■の嘗まである。
したがって、この場合は電源投入を検出することがで幹
ない、７け電源投入時に電池の接点にチャタリングがあ
る場合である。ちのレベルは電圧が加えられるたびに徐
々Ｋ Ｖｓｓ、 Ｋ近づいている。
ない、７け電源投入時に電池の接点にチャタリングがあ
る場合である。ちのレベルは電圧が加えられるたびに徐
々Ｋ Ｖｓｓ、 Ｋ近づいている。
しかし、このと１１’チャネルＭＯ８）ランジスタ３と
夏チッネルＭＯ８トランジスタ４け電源に充分な電圧が
与えられていないため、動作することができない、充分
な電圧が与えられたと＃には、ｆでＫＢ、（Ｄ・ｖベル
ハ論理的スレシ具ホールドレベル８を越えてＶｅａ Ｋ
近づいている。このようＫ。
夏チッネルＭＯ８トランジスタ４け電源に充分な電圧が
与えられていないため、動作することができない、充分
な電圧が与えられたと＃には、ｆでＫＢ、（Ｄ・ｖベル
ハ論理的スレシ具ホールドレベル８を越えてＶｅａ Ｋ
近づいている。このようＫ。
従宋の電源投入を検出する回路は、電源を投入する条件
によりて正常に動作したり、誤動作したにいちじるしく
信頼性に乏しい。
によりて正常に動作したり、誤動作したにいちじるしく
信頼性に乏しい。
本発明はかかる欠点を除去したもので、その目的は、電
源投入や発振停止状態を確実に検出することが出来る電
子時計用回路を提供することＫある。
源投入や発振停止状態を確実に検出することが出来る電
子時計用回路を提供することＫある。
以下実施例に基づいて本考案を詳しく説明する。
第４図に本発明による具体的な回路図の一例を示す、
１０．１１．１！ｌけＰチャネルＭＯＥＩ）ランジスタ
、？、１４，１５けＮチャネルＭＯ８）ランジヌタ。
１０．１１．１！ｌけＰチャネルＭＯＥＩ）ランジスタ
、？、１４，１５けＮチャネルＭＯ８）ランジヌタ。
１２はコンデンサー、ＢｑけＴｅａ意端子でＶｓｓｔの
２倍昇圧のマイナス電位が与えられる。内はＶｓａｘ端
子である。この回路には、電池電圧ＶｓｓｓとＶｓ・１
をコンデンサーの切す換えＫよる倍電圧回路によって２
倍に昇圧したｖ８１！が供給されている０倍電圧回路の
特徴として、次のようなことが上げられる。
２倍昇圧のマイナス電位が与えられる。内はＶｓａｘ端
子である。この回路には、電池電圧ＶｓｓｓとＶｓ・１
をコンデンサーの切す換えＫよる倍電圧回路によって２
倍に昇圧したｖ８１！が供給されている０倍電圧回路の
特徴として、次のようなことが上げられる。
電源投入時は、 Ｖａｓｔのレベルはｖ！１Ｄとほぼ一
致している。ｔた発振器が停止すると、倍電圧回路に供
給される夕四ツクも停止するため、Ｖｓ廖冨のレベルは
Ｖｓｇｒのレベルを越えて７１）Ｄ Ｋ近ずく０以上の
ような性質を利用して電源投入と発振停止の状態を検出
する。つｔ １１１ Ｔｅａ −Ｖｓｓｔｌ＜ＩＶｏｎ
−Ｖｓｓｔｌの状態を検出する。ＰチャネルＭＯ８ト
ランジスタ１０とＮチャネＡＭＯＢ・トランジスタ９は
インバータ回路を構成している。この回路はゲートの電
位が夏チャネルトランジスタ９のソース電位と同電位に
なりたと幹部層が反転するように設定する。したがって
、Ｉ Ｖ！＋Ｄ −Ｖｓｓｔ Ｉ ＞ ｌ ＶｎＤＤ−
Ｖｓｓｓ Ｉのと＃は−はＷｏｎ 、 ｌ Ｖａｎ−Ｖ
ａｓｔ Ｉ＜ ｌ ＶＤＫＩ−Ｖｅｅｒｓ Ｉ ノとき
＃ｉ＆けＶａｓ ｔとなる。ＰチャネルＭ０８トランジ
スタ１５とＮチャネルＭＯ８トランジスタ１４で構成す
るインバータ回路の論理的スレン１ホールドレベルはＶ
ｓｓ鳳／２ Ｋ設定する。 電源投入時はＶｓｅｔはｖ
！＋６とほは一致している。 Ｖｓｓｔは電池投入と同
時に電池電圧と一致する。ａはＶｓ＋ｉｎとなる。した
がって、ＰチャネルＭＯ８）ランジスタ１１け０＼ にし、夏チャネルＭｏ１）ランジスタ１５は０ＩＦＦす
る。 ＢｓはＶＤＫＩとなシ、−けＶｓａとなる。この
状態が発振停止を検出している状態である。その螢発振
回路が動作を開始し、倍電圧回路も動作を始めるとＶｓ
−÷２７ｓｅｔとなる。この状態はｌ ＶＤＤ −Ｖｓ
ｓ宜ｌ） ｌ Ｖｅｏ −Ｖｅｓｔ ｌである。したが
って、Ｓ４はｖＤ！１とｆｘｌ）、ＰチャネルＭＯ８ト
ランジスタ１１けＯ？νする。またこのとｔ！Ｎチャネ
ルネル８）ランジスタ１５けＯＭする。こうして８郡け
ＶＳＳ＊レベルとな抄、８・けｖＤＤレベルとなる。こ
の状態が発振を検出している状態である。第４図は第３
図の回路においてのａｓ、 Ｂｍ、 Ｂｙ、 ８ｍの電
圧レベルのす動を示したものｔある。１６は通常に電源
を投入した場合、１７は電源ＯＦＦ後、すぐに電源を投
入した場合、１８は電源投入時に、電池の端子にチャタ
リングが発生した場合である。いずれの場合４電源投入
呻けＩ Ｖｌ）！ｌ −Ｖａｓｔ Ｉ ＜ ＩＶＤＤ−
Ｖａｎ目で、しばらくして発振を開始するとｌ ＶＤＤ
−ｖ１ｇ！ ｌ ＞ Ｉ Ｖｎｂ −Ｖｓｓｘｌとな
るため、確実に発振停止状態と発振状態を判別すること
がで−る・ 以上のように本発明によると、発振停止状態が確実に検
出することが出来、また電流も非常に少な回路である。
致している。ｔた発振器が停止すると、倍電圧回路に供
給される夕四ツクも停止するため、Ｖｓ廖冨のレベルは
Ｖｓｇｒのレベルを越えて７１）Ｄ Ｋ近ずく０以上の
ような性質を利用して電源投入と発振停止の状態を検出
する。つｔ １１１ Ｔｅａ −Ｖｓｓｔｌ＜ＩＶｏｎ
−Ｖｓｓｔｌの状態を検出する。ＰチャネルＭＯ８ト
ランジスタ１０とＮチャネＡＭＯＢ・トランジスタ９は
インバータ回路を構成している。この回路はゲートの電
位が夏チャネルトランジスタ９のソース電位と同電位に
なりたと幹部層が反転するように設定する。したがって
、Ｉ Ｖ！＋Ｄ −Ｖｓｓｔ Ｉ ＞ ｌ ＶｎＤＤ−
Ｖｓｓｓ Ｉのと＃は−はＷｏｎ 、 ｌ Ｖａｎ−Ｖ
ａｓｔ Ｉ＜ ｌ ＶＤＫＩ−Ｖｅｅｒｓ Ｉ ノとき
＃ｉ＆けＶａｓ ｔとなる。ＰチャネルＭ０８トランジ
スタ１５とＮチャネルＭＯ８トランジスタ１４で構成す
るインバータ回路の論理的スレン１ホールドレベルはＶ
ｓｓ鳳／２ Ｋ設定する。 電源投入時はＶｓｅｔはｖ
！＋６とほは一致している。 Ｖｓｓｔは電池投入と同
時に電池電圧と一致する。ａはＶｓ＋ｉｎとなる。した
がって、ＰチャネルＭＯ８）ランジスタ１１け０＼ にし、夏チャネルＭｏ１）ランジスタ１５は０ＩＦＦす
る。 ＢｓはＶＤＫＩとなシ、−けＶｓａとなる。この
状態が発振停止を検出している状態である。その螢発振
回路が動作を開始し、倍電圧回路も動作を始めるとＶｓ
−÷２７ｓｅｔとなる。この状態はｌ ＶＤＤ −Ｖｓ
ｓ宜ｌ） ｌ Ｖｅｏ −Ｖｅｓｔ ｌである。したが
って、Ｓ４はｖＤ！１とｆｘｌ）、ＰチャネルＭＯ８ト
ランジスタ１１けＯ？νする。またこのとｔ！Ｎチャネ
ルネル８）ランジスタ１５けＯＭする。こうして８郡け
ＶＳＳ＊レベルとな抄、８・けｖＤＤレベルとなる。こ
の状態が発振を検出している状態である。第４図は第３
図の回路においてのａｓ、 Ｂｍ、 Ｂｙ、 ８ｍの電
圧レベルのす動を示したものｔある。１６は通常に電源
を投入した場合、１７は電源ＯＦＦ後、すぐに電源を投
入した場合、１８は電源投入時に、電池の端子にチャタ
リングが発生した場合である。いずれの場合４電源投入
呻けＩ Ｖｌ）！ｌ −Ｖａｓｔ Ｉ ＜ ＩＶＤＤ−
Ｖａｎ目で、しばらくして発振を開始するとｌ ＶＤＤ
−ｖ１ｇ！ ｌ ＞ Ｉ Ｖｎｂ −Ｖｓｓｘｌとな
るため、確実に発振停止状態と発振状態を判別すること
がで−る・ 以上のように本発明によると、発振停止状態が確実に検
出することが出来、また電流も非常に少な回路である。
別な実施例を第５図に示す、これは％ＮＮチャネルＭｏ
ｌトランジスタ１５ソースをＶａｎ、から、Ｖａｎ、Ｋ
したもので、−の出力がＶＤ！１ ｊたはＶｅａとなる
外はすべて館３図と同様である。
ｌトランジスタ１５ソースをＶａｎ、から、Ｖａｎ、Ｋ
したもので、−の出力がＶＤ！１ ｊたはＶｅａとなる
外はすべて館３図と同様である。
もう１つの別な実施例を第６図に示す、これは鯖３図の
ＰチャネルＭＯ８）ランジスタとＮチャネルＭＯＢトラ
ンジスタをすべて入れ換え、電源をＶａｓｔをグランド
にして７ｎｎｌｌ［昇圧電圧をとったもので、第３図と
寸りたく同様な原理であるので説明は省略する。
ＰチャネルＭＯ８）ランジスタとＮチャネルＭＯＢトラ
ンジスタをすべて入れ換え、電源をＶａｓｔをグランド
にして７ｎｎｌｌ［昇圧電圧をとったもので、第３図と
寸りたく同様な原理であるので説明は省略する。
第１図は従来の電源投入を検出する回路、館２図は第１
図の回路各部の信号波形、第３図は本発明に基づく電子
時計用回路の一例、第４図は第３図の回路各部の信号波
形、第５図は本発明に基づく電子時計用回路の別の一例
、第６図は本発明に基づく電子時計用回路のもう１つの
別の一例であ１ ・・・・・・ コンデンサー ２・・・・・・ＮチャネルＭＯ８トランジスタ３・…・
・ＰチャネＡ Ｍ ＯＢ ）ランジスタ４・・・・・・
ＮチャネルＭＯＥ＋）ランジスタ５・・・・・・通常に
電源を投入した場合６・・・・・・電源ＯＦＦ直後に電
源を再投入した場合７・・・・・ｌＪ投入時に電池の接
点にチャタリングがある場合 ８・・・・・目的スレシ島ホールドレベル９・・・・・
・ｙチャネルＭＯ８トランジスタ１０・…・・Ｐチャネ
ＡＭＯＢ）ランジヌタ１１・・・・・・ＰチャネｋＭＯ
Ｂトランジスタ１２・・・…コンデンサー １３・・・・・・アチャネルＭＯ８）ランジヌタ１４・
…・・ＮチャネルＭｏｌトランジスタ１５・・・・・・
ＮチャネルＭＯ８）ランジスタ８１・・・・・・ｖｓｓ
＋端子信号 ８ト・・・・・コンデンサーの端子信号Ｓ、・・・・・
・回路の出力信号 ｓ４・・・°・・インバーターの出力信号８、・・・・
・・コンデンサーの端子信号Ｓ、・・・・・・回路の出
力信号 Ｓ、・・・・・・Ｖｓｓ、端子信号 Ｓ、・・・・・・ｖｓｓ、ｆｉ子子信 号−・・・・・・ＶＤＤ！端子信端 子信号用１ＶＤＤ端子信号 以 上 出頴大 島内精器株式会社 株式会社 諏訪精工骨 代理人 弁理士 最上 務 ８６ ４う う 躬
図の回路各部の信号波形、第３図は本発明に基づく電子
時計用回路の一例、第４図は第３図の回路各部の信号波
形、第５図は本発明に基づく電子時計用回路の別の一例
、第６図は本発明に基づく電子時計用回路のもう１つの
別の一例であ１ ・・・・・・ コンデンサー ２・・・・・・ＮチャネルＭＯ８トランジスタ３・…・
・ＰチャネＡ Ｍ ＯＢ ）ランジスタ４・・・・・・
ＮチャネルＭＯＥ＋）ランジスタ５・・・・・・通常に
電源を投入した場合６・・・・・・電源ＯＦＦ直後に電
源を再投入した場合７・・・・・ｌＪ投入時に電池の接
点にチャタリングがある場合 ８・・・・・目的スレシ島ホールドレベル９・・・・・
・ｙチャネルＭＯ８トランジスタ１０・…・・Ｐチャネ
ＡＭＯＢ）ランジヌタ１１・・・・・・ＰチャネｋＭＯ
Ｂトランジスタ１２・・・…コンデンサー １３・・・・・・アチャネルＭＯ８）ランジヌタ１４・
…・・ＮチャネルＭｏｌトランジスタ１５・・・・・・
ＮチャネルＭＯ８）ランジスタ８１・・・・・・ｖｓｓ
＋端子信号 ８ト・・・・・コンデンサーの端子信号Ｓ、・・・・・
・回路の出力信号 ｓ４・・・°・・インバーターの出力信号８、・・・・
・・コンデンサーの端子信号Ｓ、・・・・・・回路の出
力信号 Ｓ、・・・・・・Ｖｓｓ、端子信号 Ｓ、・・・・・・ｖｓｓ、ｆｉ子子信 号−・・・・・・ＶＤＤ！端子信端 子信号用１ＶＤＤ端子信号 以 上 出頴大 島内精器株式会社 株式会社 諏訪精工骨 代理人 弁理士 最上 務 ８６ ４う う 躬
Claims (3)
- （１） 少なくとも時間基準源としての発振器、分局
器％表示手段、電源用電池、電源用電池電圧を昇圧する
昇圧電源発生回路によって構成される電子時計に於いて
、コンデンサーとスイッチング素子Ａで並列回路を構成
し、該並列回路と直列にスイッチング素子Ｂを接続し、
前記並列、直列回路に倍電圧回路により昇圧された電圧
を供給し、該倍電圧が電池電圧より高い場合にはスイッ
チング素子ｋ ｆ ＯＦＦ Ｌ、かつスイッチング素子
Ｂ１−０Ｎし、該倍電圧が電池電圧よ〉低い場合ＫＦｉ
スイッチング素子ムをＯＮし、かつスイッチング素子Ｂ
を０ＦＩＦすることを特徴とする電子時計用回路。 - （２） スイッチング素子ムＫＰチャネルＭＯ８）ラ
ンジスタム、スイッチング素子ＢＫＮチャネルＭＯ８）
ランジスタ１を使用し、該ＰチャネルトランジスタＡの
ゲートはそれぞれのソースに電池電圧を供給したアチャ
ネルトランジスタ０とＮチャネルトランジスタＤＫよっ
て構成されるインバーター回路のドレインに接続し、該
インバーター回路のゲートは昇圧電圧の低電位側に接続
し、ｙチャネルトランジスタＢのゲートは電池電圧の低
電位側に接続し１、昇圧電圧の高電位側と電池電圧の高
電位側を接続したことを特徴とする特許請求の範囲第１
項記載の電子時計用回路。 - （３） スイッチング素子直ＫＭチャネルＭＯ８）ラ
ンジスタム、スイッチング素子ＢｆｆＰチャネルＭｏ５
）ランジスタＢを使用し、該チャネルトランジスタＡの
ゲートはそれ゛ぞれのソースに電池電源を供給した夏チ
ャネルトランジスタＣとＰチャネルトランジスタＤＫよ
っそ構成されるインバーター回路のドレインＫ１１ｌ続
し、該インバーター回路のゲートは昇圧電圧の高電位側
に接続し、ＰチャネルトランジスタＢのゲートは電池電
圧の高電位側Ｋｍ絖し、昇圧電圧の低電位側と電池電圧
の低電位側を接続したことを特徴とする特許請求の範１
１項記載の電子時計用回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138909A JPS5840926A (ja) | 1981-09-03 | 1981-09-03 | 電子時計用回路 |
| GB08224917A GB2109185B (en) | 1981-09-03 | 1982-09-01 | A detecting circuit for an electronic timepiece |
| US06/414,208 US4436436A (en) | 1981-09-03 | 1982-09-02 | Detection circuit for an electronic timepiece |
| HK104/87A HK10487A (en) | 1981-09-03 | 1987-01-28 | A detecting circuit for an electronic timepiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138909A JPS5840926A (ja) | 1981-09-03 | 1981-09-03 | 電子時計用回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5840926A true JPS5840926A (ja) | 1983-03-10 |
| JPS627732B2 JPS627732B2 (ja) | 1987-02-19 |
Family
ID=15232966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138909A Granted JPS5840926A (ja) | 1981-09-03 | 1981-09-03 | 電子時計用回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840926A (ja) |
-
1981
- 1981-09-03 JP JP56138909A patent/JPS5840926A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS627732B2 (ja) | 1987-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8923473B2 (en) | Signal processing circuit, driver circuit, and display device | |
| JP3752107B2 (ja) | 集積回路用パワーオンリセット回路 | |
| US20010020858A1 (en) | Latch circuit and semiconductor integrated circuit having the latch circuit with control signal having a large voltage amplitude | |
| US20080122548A1 (en) | Oscillator using schmitt trigger circuit | |
| JPH0224897A (ja) | メモリ回路及びメモリアレイ | |
| KR100234713B1 (ko) | 반도체 메모리 소자의 기판 전압 발생 회로 | |
| KR100310858B1 (ko) | 통신회로시스템 | |
| KR100733472B1 (ko) | 내부전원 생성장치 | |
| KR980006930A (ko) | 저압 제어 발진기 및 전압 제어 발진기를 갖는 비접촉식 ic카드 | |
| JP7502366B2 (ja) | 半導体回路 | |
| JPS5840926A (ja) | 電子時計用回路 | |
| US7151419B2 (en) | Oscillation-stop detection circuit, oscillation-stop detection system, electronic device, and oscillation-stop detection method | |
| JP2019204328A (ja) | フラグ保持回路及びフラグ保持方法 | |
| JPS6013205B2 (ja) | 電源供給方式 | |
| US4436436A (en) | Detection circuit for an electronic timepiece | |
| JPH03228296A (ja) | 半導体集積回路装置 | |
| JP3129767B2 (ja) | 発振停止検出回路 | |
| KR19990024891A (ko) | 파워 업 회로 | |
| JPH07234735A (ja) | 内部電源回路 | |
| KR19990074796A (ko) | 디램의 파워-오프 회로 | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| JP3080819B2 (ja) | 半導体集積回路装置 | |
| JPS5888688A (ja) | 小型電子機器の電源供給方式 | |
| US6806736B2 (en) | Circuit for a lossless capacitive pump | |
| JPS6048934B2 (ja) | 半導体レベル増幅回路 |