JPH03228296A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03228296A JPH03228296A JP2024076A JP2407690A JPH03228296A JP H03228296 A JPH03228296 A JP H03228296A JP 2024076 A JP2024076 A JP 2024076A JP 2407690 A JP2407690 A JP 2407690A JP H03228296 A JPH03228296 A JP H03228296A
- Authority
- JP
- Japan
- Prior art keywords
- flop
- input terminal
- flip
- logic gate
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000003068 static effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 13
- 230000000295 complement effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特にマスター・ス
レーブ型フリップ・フロップ回路を含む半導体集積回路
装置に関する。
レーブ型フリップ・フロップ回路を含む半導体集積回路
装置に関する。
従来、この種のＭＯＳトランジスタを用いたマスタース
レーブ型フリップフロップは、大きく分けて２つの回路
方式がある。一つは第１０図に示すダイナミック型、も
う一つは第１１図に示すスタティック型である。
レーブ型フリップフロップは、大きく分けて２つの回路
方式がある。一つは第１０図に示すダイナミック型、も
う一つは第１１図に示すスタティック型である。
ダイナミック型フリップ・フロップは第１０図に示すよ
うに、Ｎチャネル型ＭＯ３トランジスタ（以下ＮＭＯ３
と略す）２０１反転反転器１０および配線容量や入力容
量などの浮遊容量Ｃ１によってＨ（ハイレベル）または
Ｌ（ロウレベル）の情報を保持する回路がマスター側、
ＮＭＯ３２１、反転増幅器１１および浮遊容量Ｃ２によ
ってＬ又はＨの情報を保持する回路がスレーブ側である
。ここで情報Ｈ，Ｌは電位の高低によって表わされる。
うに、Ｎチャネル型ＭＯ３トランジスタ（以下ＮＭＯ３
と略す）２０１反転反転器１０および配線容量や入力容
量などの浮遊容量Ｃ１によってＨ（ハイレベル）または
Ｌ（ロウレベル）の情報を保持する回路がマスター側、
ＮＭＯ３２１、反転増幅器１１および浮遊容量Ｃ２によ
ってＬ又はＨの情報を保持する回路がスレーブ側である
。ここで情報Ｈ，Ｌは電位の高低によって表わされる。
φｌ、φ２は逆相のクロック入力で、φ１が高電位の時
はφ２は低電位、φ１が低電位の時はφ２は高電位とな
る。
はφ２は低電位、φ１が低電位の時はφ２は高電位とな
る。
次にダイナミック型フリップフロップの動作を説明する
。今、ノードＤ、が低電位、Ｄ２が高電位で入力Ｄｉｎ
に高電位を印加した場合を考える。先ずφｌが高電位に
なると、ＮＭＯ３２０が導通し、浮遊容量Ｃ１を充電し
始め、ノートＤ。
。今、ノードＤ、が低電位、Ｄ２が高電位で入力Ｄｉｎ
に高電位を印加した場合を考える。先ずφｌが高電位に
なると、ＮＭＯ３２０が導通し、浮遊容量Ｃ１を充電し
始め、ノートＤ。
の電位は接地電位から高電位へと向かう。そして反転増
幅器１０によりノードＤＭは今まで高電位だったのか低
電位へと向かう。この一連の動作においてはφ２が低電
位のためＮＭＯ３２１はしゃ断されており、ノードＤ２
への影響はない。
幅器１０によりノードＤＭは今まで高電位だったのか低
電位へと向かう。この一連の動作においてはφ２が低電
位のためＮＭＯ３２１はしゃ断されており、ノードＤ２
への影響はない。
やがてφ１が低電位になるのとほぼ同時にφ２が高電位
になり、ＮＭＯ３２１は導通し、浮遊容量Ｃ２に充電さ
れていた電荷はＮＭＯ３２１を通して放電される。そし
て反転増幅器１１により出力Ｄｏｕｔは最終的に低電位
となる。入力Ｄｉｎに高電位が印加された時も上記と同
様に考えることができる。
になり、ＮＭＯ３２１は導通し、浮遊容量Ｃ２に充電さ
れていた電荷はＮＭＯ３２１を通して放電される。そし
て反転増幅器１１により出力Ｄｏｕｔは最終的に低電位
となる。入力Ｄｉｎに高電位が印加された時も上記と同
様に考えることができる。
ここで注意すべきことは、ダイナミック型は浮遊容量Ｃ
１およびＣ２に充電された電荷によってＨまたはＬの情
報を保持していることである。
１およびＣ２に充電された電荷によってＨまたはＬの情
報を保持していることである。
従って、電荷すなわち情報が消滅しないようにφ１．φ
２をある一定期間ごとに印加して書き替える、いわゆる
リフレッシュが必要となる。
２をある一定期間ごとに印加して書き替える、いわゆる
リフレッシュが必要となる。
リフレッシュが必要なダイナミック型と異なり第１１図
に示すスタティック型はＮＭＯ３２８゜２９と反転増幅
器１５．１６を追加し、さらにクロックφｌ、φ２を図
に示すように入力することにより情報を保持するフィー
ドバックループを形成しているため、定期的なりロック
φ１．φ２の印加がなくとも情報が消滅することがない
のが特徴である。
に示すスタティック型はＮＭＯ３２８゜２９と反転増幅
器１５．１６を追加し、さらにクロックφｌ、φ２を図
に示すように入力することにより情報を保持するフィー
ドバックループを形成しているため、定期的なりロック
φ１．φ２の印加がなくとも情報が消滅することがない
のが特徴である。
上述した従来のマスタースレーブ型フリップフロップ回
路は、ダイナミック型では浮遊容量に充電した電荷によ
り情報を保持しているため定期的な再充電（リフレッシ
ュ）をしないと情報が消滅してしまうという欠点がある
。又、スタティック型では、情報の消滅はないが、フィ
ードバックループを形成するために回路が複雑となり規
模も大きくなってしまうという欠点がある。
路は、ダイナミック型では浮遊容量に充電した電荷によ
り情報を保持しているため定期的な再充電（リフレッシ
ュ）をしないと情報が消滅してしまうという欠点がある
。又、スタティック型では、情報の消滅はないが、フィ
ードバックループを形成するために回路が複雑となり規
模も大きくなってしまうという欠点がある。
本発明の目的は、回路規模を大きくすることなくリフレ
ッシュの必要のない半導体集積回路装置を提供すること
にある。
ッシュの必要のない半導体集積回路装置を提供すること
にある。
本発明の半導体集積回路装置は、論理ゲートと、入力端
子と前記論理ゲートの入力端間に設けられたスイッチ手
段と、ソース・ドレイン路が電源と前記論理ゲートの入
力端間に接続されゲートが前記論理ゲートの出力端に接
続されたＭＯＳ）−ランジスタとを有することを特徴と
する。
子と前記論理ゲートの入力端間に設けられたスイッチ手
段と、ソース・ドレイン路が電源と前記論理ゲートの入
力端間に接続されゲートが前記論理ゲートの出力端に接
続されたＭＯＳ）−ランジスタとを有することを特徴と
する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のマスタースレーブ型フリッ
プフロップの論理回路図である。２０゜２１はＮＭＯ３
，１０，１１は反転増幅器、３０．３１は一方の端を電
源電位ＶＤＤに接続したＰチャネル型ＭＯＳトランジス
タ、Ｃ１，Ｃ２は浮遊容量、φ１．φ２は互いに逆相の
クロック入力である。第２図は反転増幅器の相補型ＭＯ
３トランジスタを用いた具体的回路である。３２はＰチ
ャネル型ＭＯ３）−ランジスタ（以下ＰＭＯ３と略ｆ）
、２２はＮＭＯ３で一方が導通している時は１方はしゃ
断しており、直流電源の消費しない回路として近年盛ん
に使用されている。第３図はデル−ジョン型のＮＭＯ３
４０とＮＭＯ３２３とを使用した具体的回路である。こ
の回路は２３のＮＭＯ３が導通している時は電源から接
地へ直流電源を消費するため、消費電力を抑える必要の
ある所にはあまり使用されない。
プフロップの論理回路図である。２０゜２１はＮＭＯ３
，１０，１１は反転増幅器、３０．３１は一方の端を電
源電位ＶＤＤに接続したＰチャネル型ＭＯＳトランジス
タ、Ｃ１，Ｃ２は浮遊容量、φ１．φ２は互いに逆相の
クロック入力である。第２図は反転増幅器の相補型ＭＯ
３トランジスタを用いた具体的回路である。３２はＰチ
ャネル型ＭＯ３）−ランジスタ（以下ＰＭＯ３と略ｆ）
、２２はＮＭＯ３で一方が導通している時は１方はしゃ
断しており、直流電源の消費しない回路として近年盛ん
に使用されている。第３図はデル−ジョン型のＮＭＯ３
４０とＮＭＯ３２３とを使用した具体的回路である。こ
の回路は２３のＮＭＯ３が導通している時は電源から接
地へ直流電源を消費するため、消費電力を抑える必要の
ある所にはあまり使用されない。
第４図を参照しながら本実施例の動作について説明する
。先ず入力Ｄｉｎが低電位から高電位に向かう場合を考
える。入力Ｄｉｎが高電位になった後、クロックφ２が
先ず低電位となってＮＭＯ３２１がしゃ断される。これ
はマスター側とスレーブ側の分離を意味する。その後ク
ロックφ１が高電位となると、入力ＤｉｎからＮＭＯＳ
２０を通って浮遊容量Ｃ１が充電される。そしてノー
ドＤ１が反転増幅器１０の反転電位を越えると、図中の
■に示すように、ノードＤＭの電位は下がり、やがてＰ
ＭＯＳ３０は導通する。次に、クロツクφｌの電位が下
がり、φ２の電位が上がると、浮遊容量Ｃ２に充電され
ていた電荷はＮＭＯ３２１を通って放電し、やがてノー
ドＤ２の電位が反転増幅器１１の反転電位に達すると図
中の■に示すように、出力Ｄｏｕ ｔの電位は上昇する
と同時にＰＭＯ３３１はしゃ断する。
。先ず入力Ｄｉｎが低電位から高電位に向かう場合を考
える。入力Ｄｉｎが高電位になった後、クロックφ２が
先ず低電位となってＮＭＯ３２１がしゃ断される。これ
はマスター側とスレーブ側の分離を意味する。その後ク
ロックφ１が高電位となると、入力ＤｉｎからＮＭＯＳ
２０を通って浮遊容量Ｃ１が充電される。そしてノー
ドＤ１が反転増幅器１０の反転電位を越えると、図中の
■に示すように、ノードＤＭの電位は下がり、やがてＰ
ＭＯＳ３０は導通する。次に、クロツクφｌの電位が下
がり、φ２の電位が上がると、浮遊容量Ｃ２に充電され
ていた電荷はＮＭＯ３２１を通って放電し、やがてノー
ドＤ２の電位が反転増幅器１１の反転電位に達すると図
中の■に示すように、出力Ｄｏｕ ｔの電位は上昇する
と同時にＰＭＯ３３１はしゃ断する。
入力Ｄｉｎが低電位の時は、クロックφ１が高電位にな
ると図中の■に示すようにノードＤＭが上がり、ＰＭＯ
３３０はしゃ断する。クロックφ１が下がり、φ２が上
がると図中の■に示すように、出力Ｄｏｕｔは下がり、
ＰＭＯ５３１は導通する。ここでＰＭＯＳ３０．３１は
、スイッチであるＮＭＯ３２０または２１がしゃ断し、
かつ浮遊容量が充電され高電位になっている時に電源Ｖ
ＤＤにつられているなめ、電荷の自然放電がなく、従来
のダイナミック型フリップフロ７１時のようなリフレッ
シュは必要なくなる。第４図には従来例においてクロッ
クサイクルＴｃｙｃが比較的大きな時に数十ｍ５ｅｃ〜
数百ｍ５ｅｃに自然放電して電位が変動している様子を
破線で示している。
ると図中の■に示すようにノードＤＭが上がり、ＰＭＯ
３３０はしゃ断する。クロックφ１が下がり、φ２が上
がると図中の■に示すように、出力Ｄｏｕｔは下がり、
ＰＭＯ５３１は導通する。ここでＰＭＯＳ３０．３１は
、スイッチであるＮＭＯ３２０または２１がしゃ断し、
かつ浮遊容量が充電され高電位になっている時に電源Ｖ
ＤＤにつられているなめ、電荷の自然放電がなく、従来
のダイナミック型フリップフロ７１時のようなリフレッ
シュは必要なくなる。第４図には従来例においてクロッ
クサイクルＴｃｙｃが比較的大きな時に数十ｍ５ｅｃ〜
数百ｍ５ｅｃに自然放電して電位が変動している様子を
破線で示している。
第５図は本発明の第２の実施例を説明するための論理回
路図である。本実施例の第１の実施例との違いは、スイ
ッチ用のＭＯＳトランジスタとして相補型を採用してい
る点である。３３．３４はＰＭＯ３，１２，１３はクロ
ックφ１．φ２の逆相を作るための反転増幅器である。
路図である。本実施例の第１の実施例との違いは、スイ
ッチ用のＭＯＳトランジスタとして相補型を採用してい
る点である。３３．３４はＰＭＯ３，１２，１３はクロ
ックφ１．φ２の逆相を作るための反転増幅器である。
本実施例では、スイッチに相補型ＭＯＳトランジスタを
使っているため、ＮＭＯ３の時にノードＤｌ、Ｄ２の電
位がＭＯＳトランジスタのスレッショルド電位■７分だ
け入力ＤｉｎまたはノードＤＭの電位より落ちる、いわ
ゆる−段落ちが生じないという利点がある。この様子を
第６図に示す。
使っているため、ＮＭＯ３の時にノードＤｌ、Ｄ２の電
位がＭＯＳトランジスタのスレッショルド電位■７分だ
け入力ＤｉｎまたはノードＤＭの電位より落ちる、いわ
ゆる−段落ちが生じないという利点がある。この様子を
第６図に示す。
第７図は本発明の第３の実施例を説明するための論理回
路図である。本実施例は、フリップフロップ回路を初期
状態に設定することが可能なリセット回路を有している
。同図に示すように、５０は２人力ＮＡＮＤ回路、６０
は２人力ＮＯＲ回路、１４はリセット信号Ｒ３Ｔの反転
電位を２人力ＮＯＲ回路に入力するための反転増幅器で
ある。第８図および第９図はそれぞれ２人力ＮＡＮＤ回
路、２人力ＮＯＲ回路の相補型ＭＯ３トランジスタを用
いた具体的回路である。３５，３６゜３７．３８はＰＭ
Ｏ３，２４，２５，２６，２７はＮＭＯ３である。
路図である。本実施例は、フリップフロップ回路を初期
状態に設定することが可能なリセット回路を有している
。同図に示すように、５０は２人力ＮＡＮＤ回路、６０
は２人力ＮＯＲ回路、１４はリセット信号Ｒ３Ｔの反転
電位を２人力ＮＯＲ回路に入力するための反転増幅器で
ある。第８図および第９図はそれぞれ２人力ＮＡＮＤ回
路、２人力ＮＯＲ回路の相補型ＭＯ３トランジスタを用
いた具体的回路である。３５，３６゜３７．３８はＰＭ
Ｏ３，２４，２５，２６，２７はＮＭＯ３である。
まず、リセット信号Ｒ３Ｔに低電位が入力された場合を
考える。２人力ＮＡＮＤ回路５０によりノードＤ１の電
位にかかわらずノードＤＭは高電位となる。同様にリセ
ット信号Ｒ３Ｔの逆電位が２人力ＮＯＲ回路６０に入力
されているため、ノードＤ２の電位にかかわらず出力Ｄ
ｏｕｔは低電位となる。
考える。２人力ＮＡＮＤ回路５０によりノードＤ１の電
位にかかわらずノードＤＭは高電位となる。同様にリセ
ット信号Ｒ３Ｔの逆電位が２人力ＮＯＲ回路６０に入力
されているため、ノードＤ２の電位にかかわらず出力Ｄ
ｏｕｔは低電位となる。
以上のように、本実施例によれば、入力またはノードの
電位にかかわらずマスター側およびスレーブ側の電位を
強制的に初期状態にすることができるという利点がある
。
電位にかかわらずマスター側およびスレーブ側の電位を
強制的に初期状態にすることができるという利点がある
。
以上説明したように本発明は、ＭＯＳ）−ランジスタを
用いたスイッチおよび論理ゲートによって構成された情
報保持回路を縦続に接続したマスタースレーブ型フリッ
プフロップに、ソースか電源電位にゲートが論理ゲート
の出力にトレインが論理ゲートの入力に接続されたＭＯ
Ｓトランジスタを設けることにより、ダイナミック型フ
リップフロップのようにある一定期間ごとに浮遊容量の
電荷を再充電（リフレッシュ）する必要がなくなる一方
、スタティック型フリップフロップのように多くの素子
を必要としないため、フリップフロップを数十個〜１万
個も使うような大規模半導体集積回路を構成するのに極
めて小面積で実現できるという効果がある。
用いたスイッチおよび論理ゲートによって構成された情
報保持回路を縦続に接続したマスタースレーブ型フリッ
プフロップに、ソースか電源電位にゲートが論理ゲート
の出力にトレインが論理ゲートの入力に接続されたＭＯ
Ｓトランジスタを設けることにより、ダイナミック型フ
リップフロップのようにある一定期間ごとに浮遊容量の
電荷を再充電（リフレッシュ）する必要がなくなる一方
、スタティック型フリップフロップのように多くの素子
を必要としないため、フリップフロップを数十個〜１万
個も使うような大規模半導体集積回路を構成するのに極
めて小面積で実現できるという効果がある。
第１図は本発明の第１の実施例を説明するための論理回
路図、第２図は第１図の反転増幅器を相補型ＭＯＳトラ
ンジスタで実現した回路図、第３図は反転増幅器をＮＭ
Ｏ３のみで実現した回路図、第４図は第１図の動作を説
明するための電位波形図、第５図は本発明の第２の実施
例を示す論理回路図、第６図は第５図で説明するための
電位波形図、第７図は本発明の第３の実施例を示す論理
回路図、第８図、第９図はそれぞれ第７図の２人力ＮＡ
ＮＤ回路と２人力ＮＯＲ回路を相補型ＭＯＡＳトランジ
スタで実現した回路図、第１０図は従来例を説明するた
めの論理回路図、第１１図は従来のスタティック型マス
タースレーブ・フリップフロップの論理回路図である。 １０．１１，１２，１３，１４，１５．１６・・・反転
増幅器、２０，２１，２２，２３，２４゜２５．２６．
２７・・・Ｎチャネル型ＭＯＳトランジスタ、３０，３
１，３２，３３，３４，３５３６．３７．３８・・・Ｐ
チャネル型ＭＯ８トランジスタ、４０・・・デプレーシ
ョン型Ｎチャネル型ＭＯＳトランジスタ、５０・・・２
人力ＮＡＮＤ回路、６０・・・２人力ＮＯＲ回路。
路図、第２図は第１図の反転増幅器を相補型ＭＯＳトラ
ンジスタで実現した回路図、第３図は反転増幅器をＮＭ
Ｏ３のみで実現した回路図、第４図は第１図の動作を説
明するための電位波形図、第５図は本発明の第２の実施
例を示す論理回路図、第６図は第５図で説明するための
電位波形図、第７図は本発明の第３の実施例を示す論理
回路図、第８図、第９図はそれぞれ第７図の２人力ＮＡ
ＮＤ回路と２人力ＮＯＲ回路を相補型ＭＯＡＳトランジ
スタで実現した回路図、第１０図は従来例を説明するた
めの論理回路図、第１１図は従来のスタティック型マス
タースレーブ・フリップフロップの論理回路図である。 １０．１１，１２，１３，１４，１５．１６・・・反転
増幅器、２０，２１，２２，２３，２４゜２５．２６．
２７・・・Ｎチャネル型ＭＯＳトランジスタ、３０，３
１，３２，３３，３４，３５３６．３７．３８・・・Ｐ
チャネル型ＭＯ８トランジスタ、４０・・・デプレーシ
ョン型Ｎチャネル型ＭＯＳトランジスタ、５０・・・２
人力ＮＡＮＤ回路、６０・・・２人力ＮＯＲ回路。
Claims (1)
- 【特許請求の範囲】 １、論理ゲートと、入力端子と前記論理ゲートの入力端
間に設けられたスイッチ手段と、ソース・ドレイン路が
電源と前記論理ゲートの入力端間に接続されゲートが前
記論理ゲートの出力端に接続されたＭＯＳトランジスタ
とを有することを特徴とする半導体集積回路装置。 ２、前記論理ゲートを制御信号により初期状態に設定す
る手段を有することを特徴とする請求項１記載の半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024076A JPH03228296A (ja) | 1990-02-01 | 1990-02-01 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024076A JPH03228296A (ja) | 1990-02-01 | 1990-02-01 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03228296A true JPH03228296A (ja) | 1991-10-09 |
Family
ID=12128331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024076A Pending JPH03228296A (ja) | 1990-02-01 | 1990-02-01 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03228296A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250817A (ja) * | 1993-03-01 | 1994-09-09 | Nec Corp | パイプライン方式回路 |
| US7583123B2 (en) | 2004-04-30 | 2009-09-01 | Fujitsu Limited | High-speed flip-flop circuit |
| JP2009211732A (ja) * | 2008-02-29 | 2009-09-17 | Eastman Kodak Co | シフトレジスタ回路および表示装置 |
| WO2011077908A1 (en) * | 2009-12-23 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9438206B2 (en) | 2013-08-30 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Storage circuit and semiconductor device |
-
1990
- 1990-02-01 JP JP2024076A patent/JPH03228296A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250817A (ja) * | 1993-03-01 | 1994-09-09 | Nec Corp | パイプライン方式回路 |
| US7583123B2 (en) | 2004-04-30 | 2009-09-01 | Fujitsu Limited | High-speed flip-flop circuit |
| JP2009211732A (ja) * | 2008-02-29 | 2009-09-17 | Eastman Kodak Co | シフトレジスタ回路および表示装置 |
| WO2011077908A1 (en) * | 2009-12-23 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2011151791A (ja) * | 2009-12-23 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN102652396A (zh) * | 2009-12-23 | 2012-08-29 | 株式会社半导体能源研究所 | 半导体装置 |
| US9059694B2 (en) | 2009-12-23 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102652396B (zh) * | 2009-12-23 | 2015-12-16 | 株式会社半导体能源研究所 | 半导体装置 |
| TWI556578B (zh) * | 2009-12-23 | 2016-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US9438206B2 (en) | 2013-08-30 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Storage circuit and semiconductor device |
| US10164612B2 (en) | 2013-08-30 | 2018-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Storage circuit and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8742796B2 (en) | Low energy flip-flops | |
| EP2974018B1 (en) | Low power architectures | |
| JP2003115758A (ja) | サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置 | |
| JPH11112297A (ja) | ラッチ回路及びこのラッチ回路を有する半導体集積回路 | |
| US10727820B2 (en) | Power- and area-efficient clock detector | |
| US7440534B2 (en) | Master-slave flip-flop, trigger flip-flop and counter | |
| US3624423A (en) | Clocked set-reset flip-flop | |
| KR0159324B1 (ko) | 데이터 출력회로 | |
| JPH03192915A (ja) | フリップフロップ | |
| JPH04239221A (ja) | 半導体集積回路 | |
| JPS6045512B2 (ja) | ダイナミック型シフトレジスタ回路 | |
| CN100377258C (zh) | 移位寄存电路 | |
| JP2000124777A (ja) | ラッチ回路およびフリップフロップ回路 | |
| JPH0212055B2 (ja) | ||
| JPH0574854B2 (ja) | ||
| KR100762679B1 (ko) | 레벨 쉬프터 | |
| KR100299050B1 (ko) | 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭 | |
| JPH06260902A (ja) | フリップフロップ回路 | |
| JPH0377599B2 (ja) | ||
| KR19980039485A (ko) | 집적회로 내장형 공급전원 지연회로 | |
| JPH04245713A (ja) | フリップフロップ回路 | |
| WO2007077928A1 (ja) | ダイナミック半導体装置 | |
| KR100387436B1 (ko) | 반도체 집적회로 장치 | |
| JPS6218112A (ja) | フリツプフロツプ回路 | |
| EP0614274A1 (en) | Oscillator |