JPS5841537B2 - 障害検出識別方式 - Google Patents
障害検出識別方式Info
- Publication number
- JPS5841537B2 JPS5841537B2 JP53115763A JP11576378A JPS5841537B2 JP S5841537 B2 JPS5841537 B2 JP S5841537B2 JP 53115763 A JP53115763 A JP 53115763A JP 11576378 A JP11576378 A JP 11576378A JP S5841537 B2 JPS5841537 B2 JP S5841537B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- communication path
- low
- level
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/241—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
本発明は、プライオリティを有する機能分散形マルチプ
ロセッサによる制御下の交換機通話路系の障害検出識別
方式に関するものである。
ロセッサによる制御下の交換機通話路系の障害検出識別
方式に関するものである。
従来、蓄積プログラム制御交換機においてはその制御□
□下にある通話路の障害検出および障害検出後の障害個
所識別を行う際、運転中の1台の主プロセツサが、通話
路系装置内に置かれその障害表示を収容した走査点を定
期的にルックインし、異常を検出するか、命令送出時に
発生ずる異常割込みによってその異常を検出しさらに異
常検出後現象に応じてリトライを実施するなり、即座に
通話路の系切替を行いサービスを続行しつつ、障害装置
の障害個所識別のために診断するなりの動作を行ってい
た。
□下にある通話路の障害検出および障害検出後の障害個
所識別を行う際、運転中の1台の主プロセツサが、通話
路系装置内に置かれその障害表示を収容した走査点を定
期的にルックインし、異常を検出するか、命令送出時に
発生ずる異常割込みによってその異常を検出しさらに異
常検出後現象に応じてリトライを実施するなり、即座に
通話路の系切替を行いサービスを続行しつつ、障害装置
の障害個所識別のために診断するなりの動作を行ってい
た。
この動作に必要な構成の一例を第1図に示す。
第1図において、交換機の制御を司どる主プロセツサ(
CC)4、信号受信分配装置(SRD)2、保守走査回
路(MSCN)3、通話路(sp)1であり、通話路で
発生した障害はSP系においてその直接的障害検出機能
により検出され障害の発生が保守走査回路(MSCN)
3に表示される。
CC)4、信号受信分配装置(SRD)2、保守走査回
路(MSCN)3、通話路(sp)1であり、通話路で
発生した障害はSP系においてその直接的障害検出機能
により検出され障害の発生が保守走査回路(MSCN)
3に表示される。
主プロセツサ(CC)4は、障害検出に許される遅延時
間で決まる一定周期で常時保守走査回路(MSCN)3
を走査にしておりSP系で発生した障害により(MSC
N)3にその表示が成立すると異常を検出することがで
き、主プロセツサ4内のプログラム処理によりそれ以降
の処置が決定される。
間で決まる一定周期で常時保守走査回路(MSCN)3
を走査にしておりSP系で発生した障害により(MSC
N)3にその表示が成立すると異常を検出することがで
き、主プロセツサ4内のプログラム処理によりそれ以降
の処置が決定される。
また異常が発生した時点で主プロセツサ(CC)4の指
令に対してアンサの返送を停止して異常の通知を行うこ
ともできる。
令に対してアンサの返送を停止して異常の通知を行うこ
ともできる。
一方、交換機制御のプロセッサの方式として一台(冗長
性を除く)の主プロセツサによる集中制御の他に複数の
プロセッサによる分散制御方式がある。
性を除く)の主プロセツサによる集中制御の他に複数の
プロセッサによる分散制御方式がある。
この分散制御方式の−3式としていわゆる機能分散と称
する方式がある。
する方式がある。
本発明の対象となる機能分散制御とは障害検出識別機能
に関してはリソース管理を行う高位のプロセッサ(以下
CCと称し、負荷を分散したプロセッサ群で構成しても
よい。
に関してはリソース管理を行う高位のプロセッサ(以下
CCと称し、負荷を分散したプロセッサ群で構成しても
よい。
)とその配下にあって通話路系の直接的な制御を司どる
低位のプロセッサ(以下CPEと称す)による制御を指
すものであり、この様な分散制御方式の場合、通話路系
と直接インタフェースを持つ処理とリソース管理を行う
処理にプロセッサの機能が分割され、従来の障害検出識
別の方式を用いることができない。
低位のプロセッサ(以下CPEと称す)による制御を指
すものであり、この様な分散制御方式の場合、通話路系
と直接インタフェースを持つ処理とリソース管理を行う
処理にプロセッサの機能が分割され、従来の障害検出識
別の方式を用いることができない。
本発明の目的は、この機能分散制御方式における通話路
系障害検出識別機能の実現を提供するものである。
系障害検出識別機能の実現を提供するものである。
第2図は本発明による障害検出識別方式の実現のための
一実施例を示すものである。
一実施例を示すものである。
第2図において、高位プロセッサ(CC)5、直接通話
路系を制御する低位プロセッサ(CPE)g、低位プロ
セッサのメモIJ (SPEM)7、高位プロセッサC
Cと低位プロセッサCPEのバスを結合することにより
情報の授受を行なうプロセッサ間インタフェース回路(
INF)9、低位プロセッサCPEが通話路系SPを制
御するための通話路系インクフェース回路(NFC)5
である。
路系を制御する低位プロセッサ(CPE)g、低位プロ
セッサのメモIJ (SPEM)7、高位プロセッサC
Cと低位プロセッサCPEのバスを結合することにより
情報の授受を行なうプロセッサ間インタフェース回路(
INF)9、低位プロセッサCPEが通話路系SPを制
御するための通話路系インクフェース回路(NFC)5
である。
この構成において、本発明による障害検出識別の方法を
説明する。
説明する。
通話路系(SP)1とこれを直接制御下に置いている低
位プロセッサ(CPE)8間での障害発生の通知は、例
えば低位プロセッサ(CPE)8から通話路系(sp)
iへの制御指令に対して応答されるコンディションコー
ド(CDC)あるいは低位プロセッサ8が発する制御指
令に対する通話路系1からのアンサなし、あるいは通話
路系1の状態表示の周期的ルックインにより行われる。
位プロセッサ(CPE)8間での障害発生の通知は、例
えば低位プロセッサ(CPE)8から通話路系(sp)
iへの制御指令に対して応答されるコンディションコー
ド(CDC)あるいは低位プロセッサ8が発する制御指
令に対する通話路系1からのアンサなし、あるいは通話
路系1の状態表示の周期的ルックインにより行われる。
この場合低位プロセッサ(CPE)8から通話路系(s
p)1に送出した指令に対してアンサなしでタイムオー
バーすれば必要に応じて指令の再送出を行い、再送出に
より正常終了すれば通常動作に戻ることもできる。
p)1に送出した指令に対してアンサなしでタイムオー
バーすれば必要に応じて指令の再送出を行い、再送出に
より正常終了すれば通常動作に戻ることもできる。
指令に対してアンサが帰ってもコンディションコードに
異常があれば必要に応じて指令の再送出を行ない再度異
常があればコンディションコードをチェックし障害の種
類を分析する。
異常があれば必要に応じて指令の再送出を行ない再度異
常があればコンディションコードをチェックし障害の種
類を分析する。
またさらに通話路系(SP)1に障害表示がある時は周
期的なルックインあるいはコンディションコードによる
異常検出によって発動されたルックインにより障害表示
を読みとり障害を検出し種類を分析する。
期的なルックインあるいはコンディションコードによる
異常検出によって発動されたルックインにより障害表示
を読みとり障害を検出し種類を分析する。
このようにして検出識別された障害情報は低位プロセッ
サ8のメモリ(SPEM)7の特定エリアに障害の種類
に分類して格納する。
サ8のメモリ(SPEM)7の特定エリアに障害の種類
に分類して格納する。
低位プロセッサ8はさらに発生した異常の程度により重
要障害の場合は直ちに高位プロセッサ(CC)5の処理
に判断をゆだねるため高位プロセッサ(CC)5から低
位プロセッサ(CPE)gにプロセッサ間インタフェー
ス回路(INF)9を通じて送出される一般制御指令に
対してアンサ返送をやめることにより異常の発生を通知
する。
要障害の場合は直ちに高位プロセッサ(CC)5の処理
に判断をゆだねるため高位プロセッサ(CC)5から低
位プロセッサ(CPE)gにプロセッサ間インタフェー
ス回路(INF)9を通じて送出される一般制御指令に
対してアンサ返送をやめることにより異常の発生を通知
する。
高位プロセッサ(CC)5は必要に応じて指令の再送出
を行ない異常を確認すれば低位プロセッサ(CPE)F
3のメモリ7の該障害清報格納エリアをプロセッサ間イ
ンタフェース回路9のダイレクトメモリアクセス機能に
より直接読みとり、障害発生の確認及び発生障害の種類
を知ることができる。
を行ない異常を確認すれば低位プロセッサ(CPE)F
3のメモリ7の該障害清報格納エリアをプロセッサ間イ
ンタフェース回路9のダイレクトメモリアクセス機能に
より直接読みとり、障害発生の確認及び発生障害の種類
を知ることができる。
低位プロセッサ(CPE)3で検出識別した障害情報が
緊急を要さない時は低位プロセッサ(CPE)8は高位
プロセッサ(CC)5からの指令に対するアンサ停止を
行なわず、周期的に高位プロセッサ5から送出される保
守用指令により低位プロセッサメモリ(SPEM)7の
障害情報格納エリアの読みとりにより障害の発生とその
種類を通知せしめることもできる。
緊急を要さない時は低位プロセッサ(CPE)8は高位
プロセッサ(CC)5からの指令に対するアンサ停止を
行なわず、周期的に高位プロセッサ5から送出される保
守用指令により低位プロセッサメモリ(SPEM)7の
障害情報格納エリアの読みとりにより障害の発生とその
種類を通知せしめることもできる。
これにより全体システムのリソース管理を司どる高位プ
ロセッサ(CC)Sはその障害情報の分析と判断により
系の切替え等サービスの続行のため後続対応動作を開始
する。
ロセッサ(CC)Sはその障害情報の分析と判断により
系の切替え等サービスの続行のため後続対応動作を開始
する。
以上に述べたように本発明による障害検出識別方式を用
うろことによりプライオリティのある機能分散形マルチ
プロセッサ制(財)における障害検出識別の機能を実現
することができる。
うろことによりプライオリティのある機能分散形マルチ
プロセッサ制(財)における障害検出識別の機能を実現
することができる。
なお、CC及びCPEがさらに負荷を分散したプロセッ
サ群で構成される場合についても本発明が適用しうろこ
とは明白である。
サ群で構成される場合についても本発明が適用しうろこ
とは明白である。
第1図は従来の障害検出識別動作を示す説明図、第2図
は本発明の分散形マルチプロセッサ制御における障害検
出識別動作を説明するためのブロック図である。 1・・・・・・通話路系、5・・・・・・高位プロセッ
サ、6・・・・・・通話路系インタフェース回路、7・
・・・・・低位プロセッサ用メモリ、8・・・・・・低
位プロセッサ、9・・・・・・プロセッサ間インタフェ
ー3回路。
は本発明の分散形マルチプロセッサ制御における障害検
出識別動作を説明するためのブロック図である。 1・・・・・・通話路系、5・・・・・・高位プロセッ
サ、6・・・・・・通話路系インタフェース回路、7・
・・・・・低位プロセッサ用メモリ、8・・・・・・低
位プロセッサ、9・・・・・・プロセッサ間インタフェ
ー3回路。
Claims (1)
- 1 システムのリソース管理を行なう高位のプロセッサ
と直接的に通話路系装置の制のを実施する単数もしくは
複数の低位のプロセッサをもつプライオリティを有する
機能分散形マルチプロセッサ方式の電話交換機において
、低位のプロセッサとその直接支配下の通話路系装置の
間に設けられた通話路系インタフエ・−ス回路を介して
、低位プロセッサはその制御指令に対して通話路系装置
が返送するコンディションコードの読みとり、通話路装
置異常時の無応答または通話路系装置の異常表示の直接
読みとり等の制御動作を実行し、低位プロセッサのメモ
リには該障害情報を格納するエリアを設け、また高位プ
ロセッサと低位プロセッサの間に設けられ、高位プロセ
ッサの制御指令により低位プロセッサのメモリ中の障害
清報格納エリアに直接アクセスせしめるとともに低位プ
ロセッサ以下の異常時における高位プロセッサの指令に
対する無応答識別を可能ならしめるプロセッサ間インタ
フェース回路により、高位プロセッサは通話路系装置障
害を検出、識別し、リソースの切替え等の管理動作を実
行することを特徴とする障害検出識別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53115763A JPS5841537B2 (ja) | 1978-09-22 | 1978-09-22 | 障害検出識別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53115763A JPS5841537B2 (ja) | 1978-09-22 | 1978-09-22 | 障害検出識別方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5542446A JPS5542446A (en) | 1980-03-25 |
| JPS5841537B2 true JPS5841537B2 (ja) | 1983-09-13 |
Family
ID=14670432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53115763A Expired JPS5841537B2 (ja) | 1978-09-22 | 1978-09-22 | 障害検出識別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841537B2 (ja) |
-
1978
- 1978-09-22 JP JP53115763A patent/JPS5841537B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5542446A (en) | 1980-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635187A (en) | Control for a multiprocessing system program process | |
| CA1267226A (en) | Fault recovery in a distributed processing system | |
| US6502206B1 (en) | Multi-processor switch and main processor switching method | |
| US3964055A (en) | Data processing system employing one of a plurality of identical processors as a controller | |
| US8347142B2 (en) | Non-disruptive I/O adapter diagnostic testing | |
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| JPH11203157A (ja) | 冗長装置 | |
| EP0408315A2 (en) | System for detecting loss of message | |
| JPS6159941A (ja) | マルチドロツプ接続端末制御方式 | |
| JPS5841537B2 (ja) | 障害検出識別方式 | |
| JPH07262042A (ja) | プロセッサ障害検出方法 | |
| JP2600614B2 (ja) | 障害情報収集可能な交換システム | |
| KR20020065188A (ko) | 컴퓨터 시스템의 장애관리 방법 | |
| JP2000148629A (ja) | 無人顧客応対システムにおけるサ―バクラッシュの遠隔地への通報及びリセット方式 | |
| US6480466B1 (en) | Terminal switching apparatus and method | |
| JP2842718B2 (ja) | プロセッサバス障害識別装置および方法 | |
| JPH01217651A (ja) | 障害自動通報方式 | |
| JP3239856B2 (ja) | ローカルエリアネットワークにおける情報処理装置の障害通知システム及び障害通知装置 | |
| JPH0685942A (ja) | 障害自動通知方式 | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPS5870670A (ja) | 二重系の交換機の障害情報転送方式 | |
| JPH08305675A (ja) | マルチプロセッサシステムおよびその運転管理方 法 | |
| JPH02310755A (ja) | ヘルスチェック方式 | |
| JPH07306811A (ja) | メモリ故障診断方法 | |
| JPS59132054A (ja) | 障害内容通知方式 |