JPS5842254A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5842254A JPS5842254A JP14049481A JP14049481A JPS5842254A JP S5842254 A JPS5842254 A JP S5842254A JP 14049481 A JP14049481 A JP 14049481A JP 14049481 A JP14049481 A JP 14049481A JP S5842254 A JPS5842254 A JP S5842254A
- Authority
- JP
- Japan
- Prior art keywords
- film
- impurity
- applying
- containing glass
- glass film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 239000011521 glass Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 12
- 239000005360 phosphosilicate glass Substances 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に不純物含有
ガラスからなる保護膜を有する半導体装置を製造する方
法の改曳に関する。
ガラスからなる保護膜を有する半導体装置を製造する方
法の改曳に関する。
従来、例えば絶縁ゲー）Ｉｔ電界効果半導体装置におい
ては、その絶縁及び保護のため、不純物含有ガラス膜、
轡に燐硅酸ガラス膜（以下Ｐ２Ｏ膜と称する）ｔ−形成
することが多い、モしてＰＳＧ膜を形成した後、熱処理
を行ってＰ２Ｏ膜を溶融軟化させることにより、半導体
基板表面に形成された段を滑らかにして金属配線を形成
した時の断線を防止する方法が用いられているが、この
場合以下のような不都合が発生する。これを第１図及び
第２図を用いて説明する。
ては、その絶縁及び保護のため、不純物含有ガラス膜、
轡に燐硅酸ガラス膜（以下Ｐ２Ｏ膜と称する）ｔ−形成
することが多い、モしてＰＳＧ膜を形成した後、熱処理
を行ってＰ２Ｏ膜を溶融軟化させることにより、半導体
基板表面に形成された段を滑らかにして金属配線を形成
した時の断線を防止する方法が用いられているが、この
場合以下のような不都合が発生する。これを第１図及び
第２図を用いて説明する。
第１図は、従来構造に於けるコンタクト部の断面図であ
り、１はＮ＠シリコン半導体基板、２は二酸化シリコン
膜、３はＰ＠不純物導入領域、４はＰ２Ｏ膜、５は電極
コンタクト窓である。この状態はＰ８０Ｉｌ［４ｔ−形
成した後、写真蝕刻法によ３１、ＰａＧ膜４及び二酸化
シリコン膜２に電極又は配線用コンタクト窓５ｔ−あけ
九段隔の断面図である１次に熱処理を行うことによりＰ
８Ｇ膜４が溶融軟化して全体に丸味を帯び滑らかな形状
となる。ところが、この熱処理によｆｉＰ８Ｇ膜４から
燐が外方拡散（ＯＵＴ ＤＩＦＦＵＳＩＯＮ）Ｌ、それ
が電極又扛配線用コンタクト窓５内に露出しているＰ型
不純物、領域３の表面に拡散されてＮ型不純物領域６が
形成されてしまい、この；ンタクト部５のシリコン基板
表面ＩＣＰ−Ｎ接合が生成されてしまう、その状態管筒
２図に示す、そして、この状態においては金属電極を形
成した場合に良好なオーミ、り・コンタクトをとること
ができない。
り、１はＮ＠シリコン半導体基板、２は二酸化シリコン
膜、３はＰ＠不純物導入領域、４はＰ２Ｏ膜、５は電極
コンタクト窓である。この状態はＰ８０Ｉｌ［４ｔ−形
成した後、写真蝕刻法によ３１、ＰａＧ膜４及び二酸化
シリコン膜２に電極又は配線用コンタクト窓５ｔ−あけ
九段隔の断面図である１次に熱処理を行うことによりＰ
８Ｇ膜４が溶融軟化して全体に丸味を帯び滑らかな形状
となる。ところが、この熱処理によｆｉＰ８Ｇ膜４から
燐が外方拡散（ＯＵＴ ＤＩＦＦＵＳＩＯＮ）Ｌ、それ
が電極又扛配線用コンタクト窓５内に露出しているＰ型
不純物、領域３の表面に拡散されてＮ型不純物領域６が
形成されてしまい、この；ンタクト部５のシリコン基板
表面ＩＣＰ−Ｎ接合が生成されてしまう、その状態管筒
２図に示す、そして、この状態においては金属電極を形
成した場合に良好なオーミ、り・コンタクトをとること
ができない。
尚、電極コンタクト窓５ｔ−形成する場合に、コンタク
トの工、チングｔ−Ｐ８Ｇ膜だけに留め、その下の二酸
化シリコン膜２を残した状態でこの熱処理を行えば良−
と考えられようが、現在、そのような場合にＰ８Ｇ膜４
を選択的にエツチングすることは不可能であり、どうし
ても二酸化シリコン１１１２１でエツチングせざる會え
ない状態にある。
トの工、チングｔ−Ｐ８Ｇ膜だけに留め、その下の二酸
化シリコン膜２を残した状態でこの熱処理を行えば良−
と考えられようが、現在、そのような場合にＰ８Ｇ膜４
を選択的にエツチングすることは不可能であり、どうし
ても二酸化シリコン１１１２１でエツチングせざる會え
ない状態にある。
本発明の目的は、この上記のような従来の欠点ある。
本発明の特徴は、例えば−導電性を有する不純物領域が
形成され九半導体基板表面上に、不純物含有ガラス膜の
エッチャントとエッチャントを異にして同時にはエツチ
ングされないか、あるいは、この不純物含有ガラス膜よ
り工、チングレートが著しく低い物質からなるマスク層
を形成する工程と、そのマスク層の上にこの不純物含有
ガラス膜を形成し、その不純物含有ガラス膜のみに、不
純物領域とのコンタクト窓をあけ、さらに熱処理を行っ
て不純物含有ガラス膜の表面全円滑化させる工程と、こ
の不純物含有ガラス膜をエツチングのマスクとしてマス
ク層にコンタクト窓をあけ、しかる後、電極配線を形成
する工程とを含む半導体装置の製造方法にある。
形成され九半導体基板表面上に、不純物含有ガラス膜の
エッチャントとエッチャントを異にして同時にはエツチ
ングされないか、あるいは、この不純物含有ガラス膜よ
り工、チングレートが著しく低い物質からなるマスク層
を形成する工程と、そのマスク層の上にこの不純物含有
ガラス膜を形成し、その不純物含有ガラス膜のみに、不
純物領域とのコンタクト窓をあけ、さらに熱処理を行っ
て不純物含有ガラス膜の表面全円滑化させる工程と、こ
の不純物含有ガラス膜をエツチングのマスクとしてマス
ク層にコンタクト窓をあけ、しかる後、電極配線を形成
する工程とを含む半導体装置の製造方法にある。
すなわち、本発明はＰ８０１ｉの如き不純物含有ガラス
膜に電極コンタクト窓を形成してから熱処理を行うても
前述の如１ｐ−ｎ接合は形成され表いよう＃Ｃ％そして
良好なオーミックコンタクトがとれた電極を有する半導
体装置を得られるようにするものであり、以下これを詳
細に説明する。
膜に電極コンタクト窓を形成してから熱処理を行うても
前述の如１ｐ−ｎ接合は形成され表いよう＃Ｃ％そして
良好なオーミックコンタクトがとれた電極を有する半導
体装置を得られるようにするものであり、以下これを詳
細に説明する。
第３図（７）乃至に）は本発明の一実施例の工程説明図
であり、次にこれ等の図を参照しつつ説明する。
であり、次にこれ等の図を参照しつつ説明する。
第３図（７）：通常の技法を適用し、ｎ型シリコン半導
体基板ｌ上にフィールドの二酸化シリコン膜２、ソース
領域或いはドレイン領域であるＰ型不純物導入領域３、
ゲート酸化膜８、シ１】コンゲート９が形成された状態
を表わしている。
体基板ｌ上にフィールドの二酸化シリコン膜２、ソース
領域或いはドレイン領域であるＰ型不純物導入領域３、
ゲート酸化膜８、シ１】コンゲート９が形成された状態
を表わしている。
第３図（（イ）：さらに化学気相成長法を適用し、窒化
シリコン膜７ｔ−例えば厚さ５００人〜１００ＯＡに成
長させる。
シリコン膜７ｔ−例えば厚さ５００人〜１００ＯＡに成
長させる。
第３図（ｆｊＩニジかる後ＣＶＤ法を適用してＰ８Ｇ膜
４を例えば厚さ７０００λ〜１５０００λ程ＷＩＬに成
長させ、さらに通常のフォト・リゾグラフィ’ｆｃ適用
してＰＳＧＳ着膜パターンエングを行ない電極コンタク
ト窓を形成する。
４を例えば厚さ７０００λ〜１５０００λ程ＷＩＬに成
長させ、さらに通常のフォト・リゾグラフィ’ｆｃ適用
してＰＳＧＳ着膜パターンエングを行ない電極コンタク
ト窓を形成する。
第３図に）；次に温［９５０℃〜１１００℃程度の熱処
理を施して、Ｐ２Ｏ３［４の溶融軟化を行なう。
理を施して、Ｐ２Ｏ３［４の溶融軟化を行なう。
これに依り、ＰＳＧＳ着膜全体的に丸味を帯びた滑らか
な形状になる。この工程でＰ８Ｇ膜４から燐が外方拡散
しても、不純物導入領域３上にはマスク膜７が在るから
、その燐が領域３に入り込んでｐ−ｎ 接合を形成す
るおそれはない。
な形状になる。この工程でＰ８Ｇ膜４から燐が外方拡散
しても、不純物導入領域３上にはマスク膜７が在るから
、その燐が領域３に入り込んでｐ−ｎ 接合を形成す
るおそれはない。
第３図ｔ！６：次にエッチャントとして四弗化炭素（Ｃ
Ｆ４）を用いたプラズＹ＠工、チング法を適用して全ｆ
ｆｉ’ｔエツチングする。そして、このエツチングはマ
スク膜７が除去されるまで行なう。この場合の工、チン
グレートは、Ｐ２Ｏ：窒化シリコン＝１：１００＠度で
あるから、ＰＳＧＳ着膜殆んどエツチングされないうち
にマスク膜７を除去できる。この工程を経ることに依ハ
電極コンタクト窓ｓＦｉ完成され、その内部にはシリコ
ン−面が露出される。
Ｆ４）を用いたプラズＹ＠工、チング法を適用して全ｆ
ｆｉ’ｔエツチングする。そして、このエツチングはマ
スク膜７が除去されるまで行なう。この場合の工、チン
グレートは、Ｐ２Ｏ：窒化シリコン＝１：１００＠度で
あるから、ＰＳＧＳ着膜殆んどエツチングされないうち
にマスク膜７を除去できる。この工程を経ることに依ハ
電極コンタクト窓ｓＦｉ完成され、その内部にはシリコ
ン−面が露出される。
この後、通常の技法を適用して、例えばアルミニウム等
の金属電極、配線を形成して装置を完成させる。
の金属電極、配線を形成して装置を完成させる。
以上の説明で判るように、本発明によれば、不純物含有
ガラス膜に電極コンタクト窓を形成してから澄融軟化し
てその表面を円滑にする加工を行なりても、その際外方
拡散された不純物が半導体基板中に取り込まれて無用な
接合を形成することは皆無になるので、常に良好なオー
ミックコンタクトのとれた金属電極・配線を有する半導
体装置を得ることが出来る。
ガラス膜に電極コンタクト窓を形成してから澄融軟化し
てその表面を円滑にする加工を行なりても、その際外方
拡散された不純物が半導体基板中に取り込まれて無用な
接合を形成することは皆無になるので、常に良好なオー
ミックコンタクトのとれた金属電極・配線を有する半導
体装置を得ることが出来る。
なお本実施例では窒化シリコン膜を不純物含有ガラス膜
として使用したが、マスク膜としては不純物含有ガラス
、即ち本実施例ではＰＥＧであるが、その工、チャント
でエツチングされないか成りはエツチングレートが著し
く低ｉ物質の膜であれば良く、窒化シリコンには限定さ
れない。
として使用したが、マスク膜としては不純物含有ガラス
、即ち本実施例ではＰＥＧであるが、その工、チャント
でエツチングされないか成りはエツチングレートが著し
く低ｉ物質の膜であれば良く、窒化シリコンには限定さ
れない。
ｗ、１図及び第２図は従来例の説明図、第３図（７）乃
至（４）は本発明による実施例の工程説明図をそれぞれ
表わす。 なお図に於いて、 １・・・・・・半導体基板、２・・・・・・二酸化シリ
プン膜、３・・・・・・不純物導入領域、４・・・・・
・不純物含有ガラス膜、５・・・・・・電極コンタクト
窓、６・・・・・・不純物導入領域３とは逆の導伝ｆｆ
１ｔ示す不純物導入領域、７・・・・・・マスク膜、８
・・・・・・ゲート酸化膜、９・・・・・・シリコンゲ
ート電極、ｔそれぞれ示す。 第１ 図 第２図 ６３ 第３図
至（４）は本発明による実施例の工程説明図をそれぞれ
表わす。 なお図に於いて、 １・・・・・・半導体基板、２・・・・・・二酸化シリ
プン膜、３・・・・・・不純物導入領域、４・・・・・
・不純物含有ガラス膜、５・・・・・・電極コンタクト
窓、６・・・・・・不純物導入領域３とは逆の導伝ｆｆ
１ｔ示す不純物導入領域、７・・・・・・マスク膜、８
・・・・・・ゲート酸化膜、９・・・・・・シリコンゲ
ート電極、ｔそれぞれ示す。 第１ 図 第２図 ６３ 第３図
Claims (1)
- 基板上に不純物含有ガラス膜の工、チャントと工、チャ
ント管異にして同時にはエツチングされＶいか、あるい
は、該不純物含有ガラス膜より工、チングレートが著し
く低い物質からなるマスク層を形成する工程と、該マス
ク層の上に前記不純物含有ガラス膜を形成し、該不純物
含有ガラス膜のみに開口を形成し、さらに熱処理を行っ
て該不純物含有ガラス膜の表面を円滑化させる工程と、
該不純物含有ガラス膜をエツチングのマスクとして前記
マスク層に開口を形成し、しかる後電極配線を形成する
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14049481A JPS5842254A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14049481A JPS5842254A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5842254A true JPS5842254A (ja) | 1983-03-11 |
Family
ID=15269923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14049481A Pending JPS5842254A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842254A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111668A (ja) * | 1986-10-30 | 1988-05-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH02290044A (ja) * | 1989-02-17 | 1990-11-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5037777A (en) * | 1990-07-02 | 1991-08-06 | Motorola Inc. | Method for forming a multi-layer semiconductor device using selective planarization |
| US5399532A (en) * | 1991-05-30 | 1995-03-21 | At&T Corp. | Integrated circuit window etch and planarization |
| US5538922A (en) * | 1991-06-03 | 1996-07-23 | Motorola, Inc. | Method for forming contact to a semiconductor device |
| JP2006193946A (ja) * | 2005-01-12 | 2006-07-27 | Mitani Mokkosho:Kk | 作業具 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5445583A (en) * | 1977-09-19 | 1979-04-10 | Matsushita Electric Ind Co Ltd | Manufacture for semiconductor device |
| JPS55107267A (en) * | 1979-02-08 | 1980-08-16 | Toshiba Corp | Manufacture of complementarity mos semiconductor device |
-
1981
- 1981-09-07 JP JP14049481A patent/JPS5842254A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5445583A (en) * | 1977-09-19 | 1979-04-10 | Matsushita Electric Ind Co Ltd | Manufacture for semiconductor device |
| JPS55107267A (en) * | 1979-02-08 | 1980-08-16 | Toshiba Corp | Manufacture of complementarity mos semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111668A (ja) * | 1986-10-30 | 1988-05-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH02290044A (ja) * | 1989-02-17 | 1990-11-29 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5037777A (en) * | 1990-07-02 | 1991-08-06 | Motorola Inc. | Method for forming a multi-layer semiconductor device using selective planarization |
| US5399532A (en) * | 1991-05-30 | 1995-03-21 | At&T Corp. | Integrated circuit window etch and planarization |
| US5538922A (en) * | 1991-06-03 | 1996-07-23 | Motorola, Inc. | Method for forming contact to a semiconductor device |
| JP2006193946A (ja) * | 2005-01-12 | 2006-07-27 | Mitani Mokkosho:Kk | 作業具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271582A (en) | Process for producing a semiconductor device | |
| US4204894A (en) | Process for fabrication of semiconductors utilizing selectively etchable diffusion sources in combination with melt-flow techniques | |
| US4224089A (en) | Process for producing a semiconductor device | |
| US3892606A (en) | Method for forming silicon conductive layers utilizing differential etching rates | |
| US4125426A (en) | Method of manufacturing semiconductor device | |
| JPS6213814B2 (ja) | ||
| US4090915A (en) | Forming patterned polycrystalline silicon | |
| JPS59159544A (ja) | 半導体装置およびその製造方法 | |
| JPS5842254A (ja) | 半導体装置の製造方法 | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JPS6220711B2 (ja) | ||
| JPS59182568A (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| US3477123A (en) | Masking technique for area reduction of planar transistors | |
| JPS62160730A (ja) | 半導体装置の製造方法 | |
| JPS6320383B2 (ja) | ||
| JPS5922378B2 (ja) | 半導体装置の製造方法 | |
| JPH01251658A (ja) | 半導体装置の製造方法 | |
| JPS5856261B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPS59172269A (ja) | 半導体装置の製造方法 | |
| JPS6118348B2 (ja) | ||
| JPS59119746A (ja) | 半導体装置の製造方法 |