JPS5842653B2 - ハケイセイケイカイロ - Google Patents
ハケイセイケイカイロInfo
- Publication number
- JPS5842653B2 JPS5842653B2 JP49041360A JP4136074A JPS5842653B2 JP S5842653 B2 JPS5842653 B2 JP S5842653B2 JP 49041360 A JP49041360 A JP 49041360A JP 4136074 A JP4136074 A JP 4136074A JP S5842653 B2 JPS5842653 B2 JP S5842653B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 10
- 238000007493 shaping process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明は波形成形回路に関し、とくにトランジスタパル
ス回路において、入力信号として印加するトリガパルス
に同期して、常に一定のパルス幅を維持する出力方形パ
ルスを取り出す波形成形回路に関するものである。
ス回路において、入力信号として印加するトリガパルス
に同期して、常に一定のパルス幅を維持する出力方形パ
ルスを取り出す波形成形回路に関するものである。
従来、周波数検出器や、周波数制御装置等で入力信号の
周波数を検知して、直流電圧に変換する手段として、単
安定マルチバイブレータ等の波形成形回路によって入力
信号を一定パルス幅をもった方形パルスに成形する方式
が用いられている。
周波数を検知して、直流電圧に変換する手段として、単
安定マルチバイブレータ等の波形成形回路によって入力
信号を一定パルス幅をもった方形パルスに成形する方式
が用いられている。
一般に知られているトランジスタで構成した単安定マル
チバイブレータは、トランジスタの飽和、遮断の切換に
よるスイッチング動作を利用し、その出力方形パルスの
パルス幅は、回路の時定数と電源電圧及び、トランジス
タのベース・エミッタ間電圧ＶＢＥ とコレクタ・エミ
ッタ間飽和電圧ＶＣＥＳが関与して決定される。
チバイブレータは、トランジスタの飽和、遮断の切換に
よるスイッチング動作を利用し、その出力方形パルスの
パルス幅は、回路の時定数と電源電圧及び、トランジス
タのベース・エミッタ間電圧ＶＢＥ とコレクタ・エミ
ッタ間飽和電圧ＶＣＥＳが関与して決定される。
従って当該トランジスタのベース・エミッタ間電圧ＶＢ
Ｅ とコレクタ・エミッタ間飽和電圧ＶＣＨの温度変化
及び電源電圧変動等の影響によって著しく出力パルス幅
が変動し、周波数検出器や、周波数制御装置等に使用す
ることは困難となることがあった。
Ｅ とコレクタ・エミッタ間飽和電圧ＶＣＨの温度変化
及び電源電圧変動等の影響によって著しく出力パルス幅
が変動し、周波数検出器や、周波数制御装置等に使用す
ることは困難となることがあった。
本発明は上記の如き欠点を改善するために、出力パルス
幅力、トランジスタのベース・エミッタ間電圧ＶＢＥ
とコレクタ・エミッタ間飽和電圧ＶＣＥＳ及び電源電
圧の変動に影響を受けず、回路中の時定数素子の値と電
圧分割用抵抗の抵抗比によって決定され、温度変化や電
源電圧変動に対して、非常に安定な出力方形パルスを得
ることのできる波形成形回路を提供するものである。
幅力、トランジスタのベース・エミッタ間電圧ＶＢＥ
とコレクタ・エミッタ間飽和電圧ＶＣＥＳ及び電源電
圧の変動に影響を受けず、回路中の時定数素子の値と電
圧分割用抵抗の抵抗比によって決定され、温度変化や電
源電圧変動に対して、非常に安定な出力方形パルスを得
ることのできる波形成形回路を提供するものである。
本発明の成形成形回路は、入力トリガパルスによって導
通する第１のスイッチングトランジスタと、第１のトラ
ンジスタの出力電圧を分割して得たバイアス電圧によっ
て動作し第１のトランジスタの導通な保持する第２のト
ランジスタと、第２のトランジスタと差動接続された第
３のトランジスタと、第１のトランジスタの出力電圧か
ら充電されるバイアス電圧により第３のトランジスタを
駆動する時定数回路とから構成される。
通する第１のスイッチングトランジスタと、第１のトラ
ンジスタの出力電圧を分割して得たバイアス電圧によっ
て動作し第１のトランジスタの導通な保持する第２のト
ランジスタと、第２のトランジスタと差動接続された第
３のトランジスタと、第１のトランジスタの出力電圧か
ら充電されるバイアス電圧により第３のトランジスタを
駆動する時定数回路とから構成される。
この波形成形回路によれば、第１のトランジスタの出力
電圧を分割したバイアス電圧と時定数回路に供給された
充電電圧とを、ベース・エミッタ間を補償した差動トラ
ンジスタ（第２と第３のトランジスタ）回路によって比
較してスイッチングを行っているために温度変化や電源
電圧Ｑ変動に対して非常に安定した一定のパルス幅をも
つ出力方形パルスが得られる。
電圧を分割したバイアス電圧と時定数回路に供給された
充電電圧とを、ベース・エミッタ間を補償した差動トラ
ンジスタ（第２と第３のトランジスタ）回路によって比
較してスイッチングを行っているために温度変化や電源
電圧Ｑ変動に対して非常に安定した一定のパルス幅をも
つ出力方形パルスが得られる。
以下、本発明〇一実施例を図面ｔ４照して説明する。
第１図は本発明の一実施例を示す回路接続図であり、第
２図は、第１図の回路動作の説明に供するための各部波
形図である。
２図は、第１図の回路動作の説明に供するための各部波
形図である。
第１図において、入力端子１に入力信号Ｅｉとしてのト
リガパルスが加わっていない場合、回路中の全ての能動
素子が遮断状態にあり、出力端子２は電源端子３に印加
された電源電圧ＶＣＣと同電位となって安定状態に保た
れている。
リガパルスが加わっていない場合、回路中の全ての能動
素子が遮断状態にあり、出力端子２は電源端子３に印加
された電源電圧ＶＣＣと同電位となって安定状態に保た
れている。
入力端子１に３ＭＪガパルスが加わると、抵抗５を介し
て入力端子１にベース電極を接続し、エミッタ電極を接
地端子４に接続してなるトランジスタ６は導通飽和状態
となり、電源端子３より直列に接続された抵抗７と抵抗
８を介してコレクタ電流を流して出力端子２の電位をト
ランジスタ６のコレクタ・エミッタ間飽和電圧ＶＣＥＳ
まで降下させる。
て入力端子１にベース電極を接続し、エミッタ電極を接
地端子４に接続してなるトランジスタ６は導通飽和状態
となり、電源端子３より直列に接続された抵抗７と抵抗
８を介してコレクタ電流を流して出力端子２の電位をト
ランジスタ６のコレクタ・エミッタ間飽和電圧ＶＣＥＳ
まで降下させる。
抵抗７と抵抗８の接続点には、トランジスタ６と異種導
電形のトランジスタ９のベース電極が接続されており、
該トランジスタ９のコレクタ電極はトランジスタ６０ベ
ース電極に接続され、トランジスタ９のエミッタ電極は
抵抗１０を介して電源端子３へ接続されていると同時に
トランジスタ１１のエミッタ電極と結合されて差動トラ
ンジスタ回路を形成している。
電形のトランジスタ９のベース電極が接続されており、
該トランジスタ９のコレクタ電極はトランジスタ６０ベ
ース電極に接続され、トランジスタ９のエミッタ電極は
抵抗１０を介して電源端子３へ接続されていると同時に
トランジスタ１１のエミッタ電極と結合されて差動トラ
ンジスタ回路を形成している。
トランジスタ１１は、電源端子３と出力端子２間に直列
に接続されたコンデンサＣと抵抗Ｒの接続点にベース電
極を接続し、出力端子２にコレクタ電極を接続している
ため、入力端子１にトリガパルスが加わってもコンデン
サＣの両端の充電電圧がある値以下の時点では、遮断状
態にある。
に接続されたコンデンサＣと抵抗Ｒの接続点にベース電
極を接続し、出力端子２にコレクタ電極を接続している
ため、入力端子１にトリガパルスが加わってもコンデン
サＣの両端の充電電圧がある値以下の時点では、遮断状
態にある。
一方のトランジスタ９は、ベース電極に、電源端子３と
出力端子２間に生じた電位降下（ＶＣＣＶＣＥＳ）を抵
抗７と抵抗８で分割したバイアス電圧が供給されるため
に、導通状態となって、電源端子３から抵抗１０に流れ
込む電流にほぼ等しいコレクタ電流を流す。
出力端子２間に生じた電位降下（ＶＣＣＶＣＥＳ）を抵
抗７と抵抗８で分割したバイアス電圧が供給されるため
に、導通状態となって、電源端子３から抵抗１０に流れ
込む電流にほぼ等しいコレクタ電流を流す。
トランジスタ９のコレクタ電流は、抵抗５を介して入力
端子１から人力信号源に流れ込むと同時にトランジスタ
６０ベース電流として供給されるため、入力端子１に加
えられたトリガパルスが減少、消滅してもトランジスタ
６の導通状態は継続されて、出力端子２にトリガパルス
印加時に生じた出力電圧は準安定状態として保持される
。
端子１から人力信号源に流れ込むと同時にトランジスタ
６０ベース電流として供給されるため、入力端子１に加
えられたトリガパルスが減少、消滅してもトランジスタ
６の導通状態は継続されて、出力端子２にトリガパルス
印加時に生じた出力電圧は準安定状態として保持される
。
抵抗５はトランジスタ９のコレクタ電流が入力信号源側
に分流される程度を加減するものであると同時にトラン
ジスタ６０入力電流が、過大になることを防ぐ手段にも
なっている。
に分流される程度を加減するものであると同時にトラン
ジスタ６０入力電流が、過大になることを防ぐ手段にも
なっている。
直列に接続されたコンデンサＣと抵抗Ｒの両端には保持
された前記電位降下（ＶＣＣＶＣＥＳ）が加わり、充電
電流を供給して、コンデンサＣの両端に時定数ＣＲを有
する積分波形として充電電圧ＥＣが発生する。
された前記電位降下（ＶＣＣＶＣＥＳ）が加わり、充電
電流を供給して、コンデンサＣの両端に時定数ＣＲを有
する積分波形として充電電圧ＥＣが発生する。
コンデンサＣの両端の充電電圧ＥＣが、差動トランジス
タ回路を形成する一方のトランジスタ９０ベースバイア
ス電圧となる抵抗８０両端の電位降下と同電位に達する
までの間は、トランジスタ１１は遮断状態にあり１、前
述の如くトランジスタ９が導通状態にあるが、充電電圧
Ｅ。
タ回路を形成する一方のトランジスタ９０ベースバイア
ス電圧となる抵抗８０両端の電位降下と同電位に達する
までの間は、トランジスタ１１は遮断状態にあり１、前
述の如くトランジスタ９が導通状態にあるが、充電電圧
Ｅ。
：が抵抗８０両端の電位降下と同電位に達してトランジ
スタ１１が導通状態となり、エミッタ電流が流れ始める
と、差動トランジスタとしての電流切換によって、一方
のトランジスタ９のエミッタ電流が減少し、トランジス
タ６のベース電流供給量カ低下してコレクタ電流を減少
させ出力端子２の出力電位の上昇を招くため、抵抗８０
両端の電位降下を減少させる方向に移行して差動トラン
ジスタ９と１１の電流切換を更に促進させ、瞬間的にト
ランジスタ９、及び□トランジスタ６を遮断状態Ｃ追い
込む。
スタ１１が導通状態となり、エミッタ電流が流れ始める
と、差動トランジスタとしての電流切換によって、一方
のトランジスタ９のエミッタ電流が減少し、トランジス
タ６のベース電流供給量カ低下してコレクタ電流を減少
させ出力端子２の出力電位の上昇を招くため、抵抗８０
両端の電位降下を減少させる方向に移行して差動トラン
ジスタ９と１１の電流切換を更に促進させ、瞬間的にト
ランジスタ９、及び□トランジスタ６を遮断状態Ｃ追い
込む。
従って、回路中の能動素子であるトランジスタ６とトラ
ンジスタ９及びトランジスタ１１は全て遮断状態に切換
わり、コンデンサＣに充電された電圧は、抵抗Ｒ及びト
ランジスタ１１のベース電極を通じて放電し、充電時に
比べて短シ・時定数をもって出力端子２の電位を、電源
電圧ＶＣＣと同電位まで引き上げ、前記準安定状態から
安定状態に復帰する。
ンジスタ９及びトランジスタ１１は全て遮断状態に切換
わり、コンデンサＣに充電された電圧は、抵抗Ｒ及びト
ランジスタ１１のベース電極を通じて放電し、充電時に
比べて短シ・時定数をもって出力端子２の電位を、電源
電圧ＶＣＣと同電位まで引き上げ、前記準安定状態から
安定状態に復帰する。
以上のように、出力端子２には入力端子１に加えられた
トリガパルスに同期して、コンデンサＣと抵抗Ｒによる
時定数素子の値と抵抗７と抵抗８による電圧分割比によ
って決定される一定のパルス幅をもった出力方形パルス
が取り出される。
トリガパルスに同期して、コンデンサＣと抵抗Ｒによる
時定数素子の値と抵抗７と抵抗８による電圧分割比によ
って決定される一定のパルス幅をもった出力方形パルス
が取り出される。
以上、本発明による波形成形回路によれば、出力端子２
と電源端子３間の出力電位降下（ＶｃｃＶＣＥＳ）を抵
抗分割したバイアス電圧と、これと同じ出力電圧降下を
コンデンサＣと抵抗Ｒの直列回路に供給して得た充電電
圧とをベース・エミッタ間電圧ＶＢＥ を補償した差動
トランジスタ回路によって比較し、電流切換によるスイ
ッチングを行っているため、出力端子２に取り出される
出力方形パルスのパルス幅はベース・エミッタ間電圧Ｖ
ＢＥには関与せず、出力電位降下に係る電源電圧ＶＣＣ
とコレクタ・エミッタ間飽和電圧ＶＣＥＳの変動にも影
響されないという長所をもち、所期の目的を達するに十
分な安定な性能を得ることが出来る。
と電源端子３間の出力電位降下（ＶｃｃＶＣＥＳ）を抵
抗分割したバイアス電圧と、これと同じ出力電圧降下を
コンデンサＣと抵抗Ｒの直列回路に供給して得た充電電
圧とをベース・エミッタ間電圧ＶＢＥ を補償した差動
トランジスタ回路によって比較し、電流切換によるスイ
ッチングを行っているため、出力端子２に取り出される
出力方形パルスのパルス幅はベース・エミッタ間電圧Ｖ
ＢＥには関与せず、出力電位降下に係る電源電圧ＶＣＣ
とコレクタ・エミッタ間飽和電圧ＶＣＥＳの変動にも影
響されないという長所をもち、所期の目的を達するに十
分な安定な性能を得ることが出来る。
尚、以上の説明において使用したＮＰＮ）ランジスタを
ＰＮＰ ）ランジスタに、ＰＮＰ ）ランジスタをＮＰ
Ｎ）ランジスタに置き換えた場合でも出力パルスが逆極
性となるだけで、全（同様に動作することは明らかであ
り、本発明は特許請求範囲を記す全ての成形成形回路に
適用されるものである。
ＰＮＰ ）ランジスタに、ＰＮＰ ）ランジスタをＮＰ
Ｎ）ランジスタに置き換えた場合でも出力パルスが逆極
性となるだけで、全（同様に動作することは明らかであ
り、本発明は特許請求範囲を記す全ての成形成形回路に
適用されるものである。
第１図は本発明の一実施例を示す回路接続図、第２図は
第１図の回路動作の説明に供するための各部波形図であ
る。 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・電源端子、４・・・・・・接地端子、５，
７，８，１０・・・・・・抵抗、６，９，１１・・・・
・・トランジスタ、Ｃ・・・・・・コンデンサ、Ｒ・・
・・・・抵抗、Ｅｉ・・・・・・入力信号波形、Ｅｏ・
・・・・・出力パルス波形、Ｅｃ・・・・・・充電電圧
波形。
第１図の回路動作の説明に供するための各部波形図であ
る。 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・電源端子、４・・・・・・接地端子、５，
７，８，１０・・・・・・抵抗、６，９，１１・・・・
・・トランジスタ、Ｃ・・・・・・コンデンサ、Ｒ・・
・・・・抵抗、Ｅｉ・・・・・・入力信号波形、Ｅｏ・
・・・・・出力パルス波形、Ｅｃ・・・・・・充電電圧
波形。
Claims (1)
- １ 入力端子に印加される入力信号を受ける第１のトラ
ンジスタと、該第１のトランジスタの導通により電流が
流れて所定電圧を発生させる電圧発生手段と、該電圧発
生手段の発生電圧により導通して前記第１のトランジス
タへ電流を供給し前記第１のトランジスタを導通状態に
保持する第２Ｃトランジスタと、該第２のトランジスタ
と共に差動増幅器を構成する第３のトランジスタと、前
記第１のトランジスタの導通から所定時間経過後に前記
第３のトランジスタを導通させる出力を前記第３のトラ
ンジスタへ供給する時定数回路とを具備することを特徴
とする時定数回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49041360A JPS5842653B2 (ja) | 1974-04-10 | 1974-04-10 | ハケイセイケイカイロ |
| US05/566,473 US3986056A (en) | 1974-04-10 | 1975-04-09 | Circuit for transforming a trigger signal into a pulse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49041360A JPS5842653B2 (ja) | 1974-04-10 | 1974-04-10 | ハケイセイケイカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50134557A JPS50134557A (ja) | 1975-10-24 |
| JPS5842653B2 true JPS5842653B2 (ja) | 1983-09-21 |
Family
ID=12606303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49041360A Expired JPS5842653B2 (ja) | 1974-04-10 | 1974-04-10 | ハケイセイケイカイロ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US3986056A (ja) |
| JP (1) | JPS5842653B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2813127C2 (de) * | 1978-03-25 | 1982-05-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Erzeugen eines Impulses mit verzögerter Flanke |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3114049A (en) * | 1956-11-09 | 1963-12-10 | Bell Telephone Labor Inc | Transistor trigger circuit |
| US2975300A (en) * | 1957-05-01 | 1961-03-14 | Bendix Corp | Pulse width control for multivibrators |
| US3183368A (en) * | 1961-07-03 | 1965-05-11 | Ibm | Multivibrator circuit with input signal synchronized means |
| GB1445767A (en) * | 1972-12-21 | 1976-08-11 | Sony Corp | Delay circuit |
-
1974
- 1974-04-10 JP JP49041360A patent/JPS5842653B2/ja not_active Expired
-
1975
- 1975-04-09 US US05/566,473 patent/US3986056A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| IBMTECHNICAL DISCLOSURE BULLETIN=1968 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US3986056A (en) | 1976-10-12 |
| JPS50134557A (ja) | 1975-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3471770A (en) | Pulsed current generating circuits | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| US4147996A (en) | Current-controlled oscillator | |
| JPS5842653B2 (ja) | ハケイセイケイカイロ | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US3280347A (en) | Pulse circuit employing differential amplifier and tunnel diodes to produce variable width rectangular output pulses | |
| JPS5928266B2 (ja) | 零点通過検出器 | |
| US3389273A (en) | Temperature compensated multivibrator | |
| JPS5915526B2 (ja) | 単安定マルチバイブレ−タ | |
| US3059129A (en) | Pulse forming circuit using momentarily conducting transistor base-emitter leakage current to charge timing capacitor | |
| US3456130A (en) | Level sensing monostable multivibrator | |
| US2839686A (en) | Transistor circuit | |
| JPS6012719B2 (ja) | サンプルホ−ルド回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JPS5816272Y2 (ja) | シユミツト回路 | |
| KR790000817B1 (ko) | 수직편향 전류발생 회로배치 | |
| JPS5972220A (ja) | シユミツトトリガ−回路 | |
| US3702978A (en) | Astable multi-vibrator | |
| JPS5819859Y2 (ja) | 差動増幅回路 | |
| JPS5816148B2 (ja) | デンアツカンノウトリガカイロ | |
| JPH0124973Y2 (ja) | ||
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH0154885B2 (ja) |