JPS5843541A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5843541A JPS5843541A JP56141166A JP14116681A JPS5843541A JP S5843541 A JPS5843541 A JP S5843541A JP 56141166 A JP56141166 A JP 56141166A JP 14116681 A JP14116681 A JP 14116681A JP S5843541 A JPS5843541 A JP S5843541A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor
- semiconductor device
- present
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
° 本発明は半導体装置に係シ;特に半導体素子をパ
ッケージ材料から放出されるex斡子等の放射線による
障害から防護し、且つ半導体装)の特性変≧ 半導体装置及びゝ−”ド樹脂封止型半導体装置において
、これらのセラ電ツタ及び樹脂封止材料に含まれている
放射性核種から放出される一粒子によ〕誤動作を起こす
ことが問題となりてiる。
ッケージ材料から放出されるex斡子等の放射線による
障害から防護し、且つ半導体装)の特性変≧ 半導体装置及びゝ−”ド樹脂封止型半導体装置において
、これらのセラ電ツタ及び樹脂封止材料に含まれている
放射性核種から放出される一粒子によ〕誤動作を起こす
ことが問題となりてiる。
この問題に対して近年広く使用されている対策は第1図
から第4図までに示されているもの′eあ゛る。mx”
m及び第2−図はセ゛うRv、夕封止■半導体装装置の
断面図を示゛しえもので、′lはポリ゛イ′電ド樹−1
16る%Aはシリーン樹′脂、−2は半導体テップ−・
3−は−”ンディンダクイヤ、4はボーシ″ディン゛ダ
パ、ド、5は金属薄板% 6はリード%7.8はセラさ
、夕。
から第4図までに示されているもの′eあ゛る。mx”
m及び第2−図はセ゛うRv、夕封止■半導体装装置の
断面図を示゛しえもので、′lはポリ゛イ′電ド樹−1
16る%Aはシリーン樹′脂、−2は半導体テップ−・
3−は−”ンディンダクイヤ、4はボーシ″ディン゛ダ
パ、ド、5は金属薄板% 6はリード%7.8はセラさ
、夕。
9に篭う建、−夕文は金属である。篇3図及び第4−に
おいてJ”1°j、xxはリードフレーム、l:2゛:
はモー゛ル゛′ド樹脂である。これらの従来技術では。
おいてJ”1°j、xxはリードフレーム、l:2゛:
はモー゛ル゛′ド樹脂である。これらの従来技術では。
半導体素子表面を放射線切1用のボリイ2ド樹脂島雇い
はシリーレ樹脂で直接被覆している′0.従って半導体
素子表面の配線間に・これらの樹脂が半導体素子表面用
の酸化膜等の保睡膜を介して存在する4とにな夛、配線
間容量が増大し、記竺装置と゛ して用いられるランダ
ム−アクセス壷メモリのム紛にお−ては、アクセスタイ
ムが長くなるという難点があった。
はシリーレ樹脂で直接被覆している′0.従って半導体
素子表面の配線間に・これらの樹脂が半導体素子表面用
の酸化膜等の保睡膜を介して存在する4とにな夛、配線
間容量が増大し、記竺装置と゛ して用いられるランダ
ム−アクセス壷メモリのム紛にお−ては、アクセスタイ
ムが長くなるという難点があった。
本発明の目的は、半導体装置に用いられているバ、ケー
ジ材料から放出される一粒子等の放射線をポリイ々r等
の樹脂によp防験し、かつ半導体素子表面の一部を非接
触となゐように覆うことにz6%配線間容量の増大によ
るアクセス−イムO増加を防止することKhる01、。
ジ材料から放出される一粒子等の放射線をポリイ々r等
の樹脂によp防験し、かつ半導体素子表面の一部を非接
触となゐように覆うことにz6%配線間容量の増大によ
るアクセス−イムO増加を防止することKhる01、。
すなわち1本発明は半導体素子表面の一部と蒜奈触にな
るように樹脂でII′jたこと1−特徴とする半導体装
置である。
るように樹脂でII′jたこと1−特徴とする半導体装
置である。
次に、本発明ome、t・実施例を用いて説明する。
礪粒子防■用のポリイミド樹脂線第5図に示すように下
底なしの直方体の型にしておく、H遣方法としては半導
体チップでのマウント塩は通常の工程と同じ方法で行う
、 ゛ ポリインドの厚さは30μmlR以上とする6次に前記
ポリイミド樹脂を半導体チップ上に載せ。
底なしの直方体の型にしておく、H遣方法としては半導
体チップでのマウント塩は通常の工程と同じ方法で行う
、 ゛ ポリインドの厚さは30μmlR以上とする6次に前記
ポリイミド樹脂を半導体チップ上に載せ。
高温状態に保管し、焼i付iることによ)取ル付ける。
第8図に本発明によ′本ポリイイド樹脂を半導体テップ
に取り付けた後6平面図を示す、以後洒: の工11F1通常と同じ方法で行う、このような方法で
製造されたセランツク封止蓋の半導体装置の断面図を籐
6図に示す。
に取り付けた後6平面図を示す、以後洒: の工11F1通常と同じ方法で行う、このような方法で
製造されたセランツク封止蓋の半導体装置の断面図を籐
6図に示す。
このような構造を持つ半導体装置はモールド樹脂封止1
1に%同IIK適用できる500本発明よるモ“・ −
ルド樹脂封止置の半導体装置の断面図を第7111に示
す。
1に%同IIK適用できる500本発明よるモ“・ −
ルド樹脂封止置の半導体装置の断面図を第7111に示
す。
以上から1本発明によりランダム・アクセス・メ−%I
Jにおいて、半導体素子表面の一部たとえは素子の内の
能動エレメントが含まれる部分と非接触となるようにポ
リイミド樹脂で薇うことによシ1.・パッケージから放
出されるg粒子等の入射を阻止し、かつそのような樹脂
を取)付けたことによシアクセスタイムが遅くなる等の
欠点を除去し九特性の良−半導体装置1*現できる。
Jにおいて、半導体素子表面の一部たとえは素子の内の
能動エレメントが含まれる部分と非接触となるようにポ
リイミド樹脂で薇うことによシ1.・パッケージから放
出されるg粒子等の入射を阻止し、かつそのような樹脂
を取)付けたことによシアクセスタイムが遅くなる等の
欠点を除去し九特性の良−半導体装置1*現できる。
l!L1図及び第2因はそれぞれ従来のa粒子によ、
C− 導体装置の断面図、+、pる。纂3図及び第4図は同機
の対策を実施した従来のモールド樹脂封止型の半導体装
置の断面図である。篤5図は本発明実施例に用いられる
ポリイミド樹脂の半導体チップ上へ取〕付ける鍵の形状
管示したものでるる、菖6図は本発明の実施例のセラ々
を夕封止型の半導体装置の断、面図である。8I7(2
)は本発明実施例の篭=ルド樹脂封止製の半導体装置の
断面図でやる。 第8WAは本発明実施の為の籐6図で示され今ポリイ建
ド樹mt−取p付けた早場1体チップの平面図である。 11において、1−・・ポリイミド@脂又はシリコン樹
脂、ト・・半導体チップ、3・・・ボンデインシワイヤ
、番・・・ボyディンダバtド、 5gam傘属薄板、
6・・・リード、7.8−・・セラ々ツタ、9**eセ
ラtyり又は金属、1G、ll・・・リードフレーム、
12・・・モールド*mでbる。 娯 f 図 ′篤3 図 萬 4 図 笑 S 図 / 篤 6 図 篤 7 圏 鶴 θ 図 z
C− 導体装置の断面図、+、pる。纂3図及び第4図は同機
の対策を実施した従来のモールド樹脂封止型の半導体装
置の断面図である。篤5図は本発明実施例に用いられる
ポリイミド樹脂の半導体チップ上へ取〕付ける鍵の形状
管示したものでるる、菖6図は本発明の実施例のセラ々
を夕封止型の半導体装置の断、面図である。8I7(2
)は本発明実施例の篭=ルド樹脂封止製の半導体装置の
断面図でやる。 第8WAは本発明実施の為の籐6図で示され今ポリイ建
ド樹mt−取p付けた早場1体チップの平面図である。 11において、1−・・ポリイミド@脂又はシリコン樹
脂、ト・・半導体チップ、3・・・ボンデインシワイヤ
、番・・・ボyディンダバtド、 5gam傘属薄板、
6・・・リード、7.8−・・セラ々ツタ、9**eセ
ラtyり又は金属、1G、ll・・・リードフレーム、
12・・・モールド*mでbる。 娯 f 図 ′篤3 図 萬 4 図 笑 S 図 / 篤 6 図 篤 7 圏 鶴 θ 図 z
Claims (1)
- 半導体素子表面の一部と非接触になるように樹脂で覆っ
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141166A JPS5843541A (ja) | 1981-09-08 | 1981-09-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141166A JPS5843541A (ja) | 1981-09-08 | 1981-09-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5843541A true JPS5843541A (ja) | 1983-03-14 |
Family
ID=15285664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141166A Pending JPS5843541A (ja) | 1981-09-08 | 1981-09-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843541A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717232A (en) * | 1993-07-27 | 1998-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device sealed with molded resin |
-
1981
- 1981-09-08 JP JP56141166A patent/JPS5843541A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717232A (en) * | 1993-07-27 | 1998-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device sealed with molded resin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3469148A (en) | Protectively covered hybrid microcircuits | |
| US20020140068A1 (en) | Leadframe-based semiconductor package for multi-media card | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS5843541A (ja) | 半導体装置 | |
| JPS5845186B2 (ja) | 半導体装置 | |
| US5264726A (en) | Chip-carrier | |
| JPH0546098B2 (ja) | ||
| JPS60150660A (ja) | 半導体装置 | |
| JPS6143457A (ja) | 半導体装置 | |
| JPS628033B2 (ja) | ||
| JPS6112681Y2 (ja) | ||
| JPS6136709B2 (ja) | ||
| JPH02105557A (ja) | 樹脂封止型半導体装置 | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS60251648A (ja) | Icパツケ−ジ | |
| JP3055362B2 (ja) | 半導体装置 | |
| JPS58142552A (ja) | 半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JPH0745755A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPS6229909B2 (ja) | ||
| JPS5833856A (ja) | 半導体装置 | |
| JPS5864054A (ja) | 半導体装置 | |
| JPS58223352A (ja) | 半導体装置 | |
| JPH05259362A (ja) | 樹脂封止型半導体装置 |