JPS5843776B2 - マイクロプロセツサの動作状態監視装置 - Google Patents
マイクロプロセツサの動作状態監視装置Info
- Publication number
- JPS5843776B2 JPS5843776B2 JP56153590A JP15359081A JPS5843776B2 JP S5843776 B2 JPS5843776 B2 JP S5843776B2 JP 56153590 A JP56153590 A JP 56153590A JP 15359081 A JP15359081 A JP 15359081A JP S5843776 B2 JPS5843776 B2 JP S5843776B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- circuit
- monitoring device
- output
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はマイクロプロセッサを用いた制御装置の動作−
F7m−’に%、祝するマイクロプロセッサの動作状態
監視装置に関する。
F7m−’に%、祝するマイクロプロセッサの動作状態
監視装置に関する。
マイクロプロセッサは、そのディジタル的な演算処理機
能lこより、各種制御装置の中枢として用いられている
。
能lこより、各種制御装置の中枢として用いられている
。
この場合には、従来のアナログ制御回路で行っていた制
御の補償演算をマイクロプロセッサのソフトウェアlこ
よって実行する。
御の補償演算をマイクロプロセッサのソフトウェアlこ
よって実行する。
このような装置では、従来のように制御回路の一部のデ
ータを記録計に出力して、制御性能を監視したり調整し
たりすることが難しい。
ータを記録計に出力して、制御性能を監視したり調整し
たりすることが難しい。
すなわち、このことを可能とするためlこプログラムの
一部Iこ途中の演算結果を出力するような構成lこする
と、プログラムが長くなり、処理時間が問題となるシス
テムでは採用できない。
一部Iこ途中の演算結果を出力するような構成lこする
と、プログラムが長くなり、処理時間が問題となるシス
テムでは採用できない。
又、入出力回路としても余分なハードウェアが必要とな
り、装置が高価となる。
り、装置が高価となる。
本発明の目的は、マイクロプロセッサの制御動作を乱す
ことなく、動作状態を監視できるマイクロプロセッサの
動作状態監視装置を提供するにある。
ことなく、動作状態を監視できるマイクロプロセッサの
動作状態監視装置を提供するにある。
本発明はアドレスを指定する入力手段を有し、その内容
とマイクロプロセッサのアドレスが一致した時点のデー
タバスの内容をアナログ値に変換して出力するようlこ
したものである。
とマイクロプロセッサのアドレスが一致した時点のデー
タバスの内容をアナログ値に変換して出力するようlこ
したものである。
以下、本発明の実施例を図により説明する。
図はマイクロプロセッサ2、ROM3゜
RAM4を主とした構成要素とする制御装置1に本発明
を適用した場合の実施例である。
を適用した場合の実施例である。
動作状態監視装置は、マイクロプロセッサ2のアドレス
バスABUS、データバスDBUS、及びデータバスの
内容をROM3 、RAM4、又はその他の外部機器に
書き込むか、又は読み出すかを制御する信号R/W、及
び同期信号となるクロックパルス信号φを取り込んで増
幅するバッファ回路5、アドレスバスのビット数と同じ
個数のスイッチロ、一致回路7、アンド回路8、ラッチ
回路9、ディジタル値をアナログ値lこ変換するDA変
換器10、表示回路11より構成される。
バスABUS、データバスDBUS、及びデータバスの
内容をROM3 、RAM4、又はその他の外部機器に
書き込むか、又は読み出すかを制御する信号R/W、及
び同期信号となるクロックパルス信号φを取り込んで増
幅するバッファ回路5、アドレスバスのビット数と同じ
個数のスイッチロ、一致回路7、アンド回路8、ラッチ
回路9、ディジタル値をアナログ値lこ変換するDA変
換器10、表示回路11より構成される。
今、マイクロプロセッサ2はROM3に入っている内容
に応じて動作し、演算その他の処理を実行し、制御装置
1としての機能をはたす。
に応じて動作し、演算その他の処理を実行し、制御装置
1としての機能をはたす。
このような動作中lこおいては、演算途中の結果をRA
M4#こ記憶したり、読み出したりする。
M4#こ記憶したり、読み出したりする。
この操作5′iエクゼキユーシヨンと称されている。
エクゼキューション時のアドレスバスABUSの内容が
αのときに、偏差εをデータバスDBUSを介してRA
M4)こ5醍する命令がROM3に入っているとする。
αのときに、偏差εをデータバスDBUSを介してRA
M4)こ5醍する命令がROM3に入っているとする。
父、スイッチ6の出力Asはαの値を示しているとする
。
。
こうすると、マイクロプロセッサ2が制御動作を実行し
ている途中に、アドレスバスABUSがαになった時点
で、バッファ回路5の出力ABとスイッチ6の出力As
とが等しくなったことを一致回路γで検出する。
ている途中に、アドレスバスABUSがαになった時点
で、バッファ回路5の出力ABとスイッチ6の出力As
とが等しくなったことを一致回路γで検出する。
この結果、一致回路γの出力C0UTがルベルとなりア
ンド回路8の入力となる。
ンド回路8の入力となる。
一方バツファ回路5からは、マイクロプロセッサ2がR
AM4に書き込むときの信号Wと、クロックパルス信号
φがアンド回路8の入力となり、全てがルベルになった
とき、アンド回路8の出力TSがルベルとなる。
AM4に書き込むときの信号Wと、クロックパルス信号
φがアンド回路8の入力となり、全てがルベルになった
とき、アンド回路8の出力TSがルベルとなる。
このTSがルベルとなったタイミングで、その時点のデ
ータバスDBUSをバッファ回路5を通した出力DBを
ラッチ回路9に記憶する。
ータバスDBUSをバッファ回路5を通した出力DBを
ラッチ回路9に記憶する。
そして、ラッチ回路9の出力LOUTはDA変換器10
1こよりアナログ値に変換され出力XとなるとともIこ
、表示回路11にテイジクル的lこ表示される。
1こよりアナログ値に変換され出力XとなるとともIこ
、表示回路11にテイジクル的lこ表示される。
このように、偏差εをRAM4に記憶する動作をマイク
ロプロセッサ2が実行するたびに、その偏差εの値をア
ナログ値X)こ出力できる。
ロプロセッサ2が実行するたびに、その偏差εの値をア
ナログ値X)こ出力できる。
この結果、偏差εの動きを記録計に出力し、監視できる
とともに、数値をも監視できる。
とともに、数値をも監視できる。
又、マイクロプロセッサ2の諸動作は、アドレスバスラ
イン、データバスライン及び制御信号のみを取り出して
くるだけで、ハーバウェア、ソフトウェアとも変更する
ことなく諸状態が監視できる。
イン、データバスライン及び制御信号のみを取り出して
くるだけで、ハーバウェア、ソフトウェアとも変更する
ことなく諸状態が監視できる。
さらに、スイッチ6の内容を変更する操作だけで別の演
算結果をアナログ値として簡単に得られる効果を有する
。
算結果をアナログ値として簡単に得られる効果を有する
。
なお、本発明は1個所の情報のみを監視する場合につい
てのみ示したが、複数ケ所の情報を得るためには図の回
路を必要な組数だけ用いれば実行できることは明白であ
り、又、DA変換器部分を共用しても実現できることは
明らかである。
てのみ示したが、複数ケ所の情報を得るためには図の回
路を必要な組数だけ用いれば実行できることは明白であ
り、又、DA変換器部分を共用しても実現できることは
明らかである。
図は本発明の一実施例を示すブロック図である。
1・・・制御装置、2・・・マイクロプロセッサ、3・
・・ROM、4・・・RAM、5・・・バッファ回路、
6・・・スイッチ、7・・・一致回路、8・・・アンド
回路、9・・・ラッチ回路、10・・・DA変換器、1
1・・・表示回路。
・・ROM、4・・・RAM、5・・・バッファ回路、
6・・・スイッチ、7・・・一致回路、8・・・アンド
回路、9・・・ラッチ回路、10・・・DA変換器、1
1・・・表示回路。
Claims (1)
- 1 マイクロプロセッサのアドレスバス、データバス、
制御信号、クロック信号を入力する第1の入力手段と、
アドレスを指定する第2の入力手段とを有し、前記第2
の入力手段の内容と前記第1の入力手段とから得られる
マイクロプロセッサのエクゼキューション時のアドレス
バスとの内容が一致し、かつ前記制御信号とクロック信
号が所定状態となった時点のデータバスの内容をアナロ
グ値に変換して出力することを特徴とするマイクロプロ
セッサの動作状態監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153590A JPS5843776B2 (ja) | 1981-09-30 | 1981-09-30 | マイクロプロセツサの動作状態監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153590A JPS5843776B2 (ja) | 1981-09-30 | 1981-09-30 | マイクロプロセツサの動作状態監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5794860A JPS5794860A (en) | 1982-06-12 |
| JPS5843776B2 true JPS5843776B2 (ja) | 1983-09-29 |
Family
ID=15565810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153590A Expired JPS5843776B2 (ja) | 1981-09-30 | 1981-09-30 | マイクロプロセツサの動作状態監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843776B2 (ja) |
-
1981
- 1981-09-30 JP JP56153590A patent/JPS5843776B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5794860A (en) | 1982-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5843776B2 (ja) | マイクロプロセツサの動作状態監視装置 | |
| KR920002830B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
| JPS6313558Y2 (ja) | ||
| JPH0256697B2 (ja) | ||
| JP2664109B2 (ja) | リアルタイムポート | |
| JPH05108748A (ja) | 論理回路シミユレーシヨン方式 | |
| JPS5936838A (ja) | インタフエ−ス制御方式 | |
| JPS61145655A (ja) | スレ−ブ異常監視装置 | |
| JPS63121959A (ja) | 記憶装置 | |
| JPH0335334A (ja) | 情報処理装置 | |
| JPH03152644A (ja) | 誤出力防止回路 | |
| JPS6232509B2 (ja) | ||
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPS6316329A (ja) | 演算装置のデ−タ送出回路 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS6113345A (ja) | タグ付デ−タ処理装置 | |
| JPS60168259A (ja) | デ−タ転送制御回路 | |
| JPS636889B2 (ja) | ||
| JPS59133670A (ja) | デジタル演算装置 | |
| JPH0573484A (ja) | 情報処理システム | |
| JPS5850090B2 (ja) | 電力系統集中制御用画面表示制御方法 | |
| JPS6367604A (ja) | プロセス信号の変換装置 | |
| JPS6356739A (ja) | ヒストリメモリ制御方式 | |
| JPH07112186B2 (ja) | 同期処理lsiインタフェース方式 | |
| JPS6048540A (ja) | 制御信号作成回路 |