JPH0573484A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0573484A JPH0573484A JP25970591A JP25970591A JPH0573484A JP H0573484 A JPH0573484 A JP H0573484A JP 25970591 A JP25970591 A JP 25970591A JP 25970591 A JP25970591 A JP 25970591A JP H0573484 A JPH0573484 A JP H0573484A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- lock
- signal
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 複数の装置を結合するバスを含むシステムに
おいてバスロック状態となっても、無用なバスサイクル
の発生を防止する。 【構成】 自装置から他装置へのデータ転送によりバス
10がロック状態になっている旨を示すロック情報を、
そのデータ転送終了までバス10に送出し続けるロック
制御手段たるFF50を複数の装置100 の各々に設け、
そのロック情報に応じて各装置がバス10を使用する。 【効果】 実際にアクセスしなくても各装置がバス10
のロック状態を認識でき、無用なバスサイクルは発生し
ない。
おいてバスロック状態となっても、無用なバスサイクル
の発生を防止する。 【構成】 自装置から他装置へのデータ転送によりバス
10がロック状態になっている旨を示すロック情報を、
そのデータ転送終了までバス10に送出し続けるロック
制御手段たるFF50を複数の装置100 の各々に設け、
そのロック情報に応じて各装置がバス10を使用する。 【効果】 実際にアクセスしなくても各装置がバス10
のロック状態を認識でき、無用なバスサイクルは発生し
ない。
Description
【0001】
【技術分野】本発明は情報処理システムに関し、特に複
数の演算制御装置を結合する共通バスを含むシステムに
おける、バスロック動作の制御に関する。
数の演算制御装置を結合する共通バスを含むシステムに
おける、バスロック動作の制御に関する。
【0002】
【従来技術】従来、バスロック動作の制御は、バスから
のロック信号を伴うデータ転送において、ロック信号を
受取る側の装置にそれを記憶するフリップフロップ(F
F)等を設け、これに最初のロック信号を伴うバスから
のアクセスに応答してロックフラグをセットすることに
より、以後の一連のデータ転送を行う。そして、最後の
アクセスとともにロックフラグをリセットする信号を送
り、ロック動作を終了させるように制御する。なお、ロ
ックフラグがセットされている装置に対する他のロック
信号を伴うアクセスについては、その装置よりロックビ
ジーの応答が返るように構成される。
のロック信号を伴うデータ転送において、ロック信号を
受取る側の装置にそれを記憶するフリップフロップ(F
F)等を設け、これに最初のロック信号を伴うバスから
のアクセスに応答してロックフラグをセットすることに
より、以後の一連のデータ転送を行う。そして、最後の
アクセスとともにロックフラグをリセットする信号を送
り、ロック動作を終了させるように制御する。なお、ロ
ックフラグがセットされている装置に対する他のロック
信号を伴うアクセスについては、その装置よりロックビ
ジーの応答が返るように構成される。
【0003】また、他の制御としてはロック信号によっ
てバスの調停動作を停止し、一連のデータ転送が終了す
るまでは他の装置に対してバスの新たな使用を許可しな
いようにする方式も採られる。
てバスの調停動作を停止し、一連のデータ転送が終了す
るまでは他の装置に対してバスの新たな使用を許可しな
いようにする方式も採られる。
【0004】しかし、上述した従来の制御方式のうち、
ロックビジー応答が返える方式では、実際にアクセスし
てみるまでロック状態になっているかどうか判断できな
かった。そこで、ロック動作を行おうとしてロックビジ
ーの応答を受取った演算制御装置はロック信号を伴うア
クセスを繰返して、ロックフラグの解除を待つこととな
り、無用なバスサイクルを発生するためバスの転送能力
を一時的に低下させるという欠点があった。
ロックビジー応答が返える方式では、実際にアクセスし
てみるまでロック状態になっているかどうか判断できな
かった。そこで、ロック動作を行おうとしてロックビジ
ーの応答を受取った演算制御装置はロック信号を伴うア
クセスを繰返して、ロックフラグの解除を待つこととな
り、無用なバスサイクルを発生するためバスの転送能力
を一時的に低下させるという欠点があった。
【0005】また、バスの調停動作を停止する制御方式
では一連のデータ転送動作が終了するまで、バスを占有
することになりバスの利用効率が悪くなるという欠点が
あった。
では一連のデータ転送動作が終了するまで、バスを占有
することになりバスの利用効率が悪くなるという欠点が
あった。
【0006】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は無用なバスサイ
クルの発生を抑止し、バスの利用効率を向上させること
のできる情報処理装置システムを提供することである。
ためになされたものであり、その目的は無用なバスサイ
クルの発生を抑止し、バスの利用効率を向上させること
のできる情報処理装置システムを提供することである。
【0007】
【発明の構成】本発明による情報処理システムは、複数
の装置を結合するバスを含む情報処理システムであっ
て、前記複数の装置の各々に設けられ、自装置から他装
置へのデータ転送により前記バスがロック状態になって
いる旨を示すロック情報を、該データ転送終了まで該バ
スに送出し続けるロック制御手段を有し、前記ロック情
報に応じて各装置が前記バスを使用するようにしたこと
を特徴とする。
の装置を結合するバスを含む情報処理システムであっ
て、前記複数の装置の各々に設けられ、自装置から他装
置へのデータ転送により前記バスがロック状態になって
いる旨を示すロック情報を、該データ転送終了まで該バ
スに送出し続けるロック制御手段を有し、前記ロック情
報に応じて各装置が前記バスを使用するようにしたこと
を特徴とする。
【0008】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0009】図1は本発明による情報処理システムの一
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
【0010】図において、本実施例による情報処理シス
テムの特徴点は、バス10がロック状態となっている旨
の情報であるロック表示信号14を、バス10上に出力
する点である。すなわち、図示されている装置100 がバ
ス10に複数接続されており、そのバス10上のロック
表示信号14により各装置はロック状態を認識すること
ができるのである。よって、実際にアクセスしてみなく
ても、各装置はロック状態を認識できるため、無用なバ
スサイクルは発生しないのである。以下は装置100 の内
部構成を中心に説明するが、図示せぬ他の装置も同様の
構成を含むものとする。
テムの特徴点は、バス10がロック状態となっている旨
の情報であるロック表示信号14を、バス10上に出力
する点である。すなわち、図示されている装置100 がバ
ス10に複数接続されており、そのバス10上のロック
表示信号14により各装置はロック状態を認識すること
ができるのである。よって、実際にアクセスしてみなく
ても、各装置はロック状態を認識できるため、無用なバ
スサイクルは発生しないのである。以下は装置100 の内
部構成を中心に説明するが、図示せぬ他の装置も同様の
構成を含むものとする。
【0011】図に示されている各FFは周知のD型FF
であり、制御部20からのクロック信号22,24,2
6によって入力信号を保持する。
であり、制御部20からのクロック信号22,24,2
6によって入力信号を保持する。
【0012】FF30は制御部20からの要求信号21
を保持するために設けられており、そのQ出力はアンド
ゲート81,82及び83に夫々入力される。
を保持するために設けられており、そのQ出力はアンド
ゲート81,82及び83に夫々入力される。
【0013】また、FF40は制御部20からのロック
要求信号23を保持するために設けられており、そのQ
出力はアンドゲート82及び83に夫々入力される。ま
た、その反転Q出力はアンドゲート81に入力される。
要求信号23を保持するために設けられており、そのQ
出力はアンドゲート82及び83に夫々入力される。ま
た、その反転Q出力はアンドゲート81に入力される。
【0014】FF50はロック状態である旨を表示する
ために設けられている。このFF50のD入力にはアン
ドゲート51が設けられているため、自装置のロック要
求信号11がオンのとき図示せぬ調停回路から応答信号
12が入力されるとセットされる。
ために設けられている。このFF50のD入力にはアン
ドゲート51が設けられているため、自装置のロック要
求信号11がオンのとき図示せぬ調停回路から応答信号
12が入力されるとセットされる。
【0015】そのQ出力はロック表示信号14としてバ
ッファ72を介してバス10に出力される。その他、Q
出力はアンドゲート82に入力され、反転Q出力はアン
ドゲート83に入力される。なお、アンドゲート83に
は、インバータ93により、バス10からのロック表示
信号14の反転値が入力される。
ッファ72を介してバス10に出力される。その他、Q
出力はアンドゲート82に入力され、反転Q出力はアン
ドゲート83に入力される。なお、アンドゲート83に
は、インバータ93により、バス10からのロック表示
信号14の反転値が入力される。
【0016】アンドゲート81,82及び83の出力は
オアゲート84に入力され、アンドゲート82及び83
の出力はオアゲート85にも入力される。
オアゲート84に入力され、アンドゲート82及び83
の出力はオアゲート85にも入力される。
【0017】FF60は要求信号11が出力されている
とき、図示せぬ調停回路から応答信号12が入力される
ことによりセットされる。その出力はバス10の利用許
可の旨の信号として制御回路20に入力される。なお、
自装置から要求信号11が出力されていないとき図示せ
ぬ調停回路から応答信号12が入力されると、ノアゲー
ト94及びアンドゲート92によって信号13がバス1
0に出力される。
とき、図示せぬ調停回路から応答信号12が入力される
ことによりセットされる。その出力はバス10の利用許
可の旨の信号として制御回路20に入力される。なお、
自装置から要求信号11が出力されていないとき図示せ
ぬ調停回路から応答信号12が入力されると、ノアゲー
ト94及びアンドゲート92によって信号13がバス1
0に出力される。
【0018】かかる構成とされた本例のシステムの動作
について説明する。本例のシステムでは、自装置から他
装置に対して、複数のバスサイクルに分割された一連の
データ転送動作を行う場合と、そうでない場合とがあ
る。前者の場合には、バスロック状態となる。以下、場
合分けして説明する。
について説明する。本例のシステムでは、自装置から他
装置に対して、複数のバスサイクルに分割された一連の
データ転送動作を行う場合と、そうでない場合とがあ
る。前者の場合には、バスロック状態となる。以下、場
合分けして説明する。
【0019】まず、ロック状態の旨の表示を伴わない通
常のバス要求の時は、制御部20からの要求信号21が
オンになりロック要求信号23がオフになった状態でF
F30とFF40とがセットされる。この時、FF30
には“1”、FF40には“0”が夫々セットされる。
すると、アンドゲート81とオアゲート84とを通って
バス10上に要求信号11が出力される。
常のバス要求の時は、制御部20からの要求信号21が
オンになりロック要求信号23がオフになった状態でF
F30とFF40とがセットされる。この時、FF30
には“1”、FF40には“0”が夫々セットされる。
すると、アンドゲート81とオアゲート84とを通って
バス10上に要求信号11が出力される。
【0020】これにより、図示せぬ調停回路が動作し、
応答信号12が返ってくる。この応答信号12はアンド
ゲート91に入力される。ここで、オアゲート84の出
力が“1”であるため、FF60がセットされ、許可信
号25により制御部20にバス10の利用許可が出た旨
が通知される。なお、この時にバス10上のロック表示
信号14がオンになっていても以上述べた動作には何ら
影響を与えない。
応答信号12が返ってくる。この応答信号12はアンド
ゲート91に入力される。ここで、オアゲート84の出
力が“1”であるため、FF60がセットされ、許可信
号25により制御部20にバス10の利用許可が出た旨
が通知される。なお、この時にバス10上のロック表示
信号14がオンになっていても以上述べた動作には何ら
影響を与えない。
【0021】次に、ロック状態の旨の表示を伴ったバス
要求の場合について動作を説明する。
要求の場合について動作を説明する。
【0022】まず、制御部20からの要求信号21とロ
ック要求信号23とがオンになりFF30及びFF40
がセットされる。この時、FF30とFF40との両方
が“1”になり、かつバス10上にロック表示信号が出
力されていないため、FF50とFF60との両方とも
“0”になっている。そこで、アンドゲート83及びオ
アゲート84を通ってバス10上に要求信号11が出力
される。これにより、図示せぬ調停回路が動作し、応答
信号12が返ってくる。この信号12が返ってくること
により上述と同様にFF50及びFF60がセットさ
れ、バス10上にロック状態の旨の通知がなされると共
に制御部20にバス10の利用許可が出た旨が通知され
る。
ック要求信号23とがオンになりFF30及びFF40
がセットされる。この時、FF30とFF40との両方
が“1”になり、かつバス10上にロック表示信号が出
力されていないため、FF50とFF60との両方とも
“0”になっている。そこで、アンドゲート83及びオ
アゲート84を通ってバス10上に要求信号11が出力
される。これにより、図示せぬ調停回路が動作し、応答
信号12が返ってくる。この信号12が返ってくること
により上述と同様にFF50及びFF60がセットさ
れ、バス10上にロック状態の旨の通知がなされると共
に制御部20にバス10の利用許可が出た旨が通知され
る。
【0023】次に、すでにバス10上のロック表示信号
14がオンになっている場合を考える。この場合、上述
と同様にFF30及びFF40については、制御部20
がセットするが、インバータ93によりアンドゲート8
3にロック表示信号14の反転値が入力されているた
め、バス10へ要求信号11が出力されない。すなわ
ち、ロック表示を伴うバス要求はバス10上のロック表
示信号が消えるまで待たされることになる。
14がオンになっている場合を考える。この場合、上述
と同様にFF30及びFF40については、制御部20
がセットするが、インバータ93によりアンドゲート8
3にロック表示信号14の反転値が入力されているた
め、バス10へ要求信号11が出力されない。すなわ
ち、ロック表示を伴うバス要求はバス10上のロック表
示信号が消えるまで待たされることになる。
【0024】FF50に一旦ロック要求がセットされる
と、バス10上にロック表示信号14が出力され、一連
の転送動作が終了するまでFF50をリセットしないよ
う制御部20が制御を行う。転送動作終了後は制御回路
20によりFF50に“0”がセットされ、ロック動作
は終了となる。
と、バス10上にロック表示信号14が出力され、一連
の転送動作が終了するまでFF50をリセットしないよ
う制御部20が制御を行う。転送動作終了後は制御回路
20によりFF50に“0”がセットされ、ロック動作
は終了となる。
【0025】次に、ロック表示を伴うバス要求かほぼ同
時に複数の装置から送出され、自装置以外の装置がバス
の利用権を得てバス上にロック表示信号が出力された場
合を考える。この場合は、まだFF50がセットされて
いないため、アンドゲート83を通って要求信号11が
バス10へ出力される。ここで、他装置によりロック表
示信号14がオンになりアンドゲート83が閉じられる
ことによりバス10への要求信号11は取下げられ、他
装置からロック表示信号14が出力されなくなるまでは
バスの利用権は与えられないことになる。
時に複数の装置から送出され、自装置以外の装置がバス
の利用権を得てバス上にロック表示信号が出力された場
合を考える。この場合は、まだFF50がセットされて
いないため、アンドゲート83を通って要求信号11が
バス10へ出力される。ここで、他装置によりロック表
示信号14がオンになりアンドゲート83が閉じられる
ことによりバス10への要求信号11は取下げられ、他
装置からロック表示信号14が出力されなくなるまでは
バスの利用権は与えられないことになる。
【0026】以上のように、他の装置に対して複数のバ
スサイクルに分割された一連のデータ転送動作を行って
いる(ロック状態)旨を、互いにバスに出力することに
より、その旨の情報の有無に応じて各装置内で要求出力
を抑止でき、実際にアクセスを行わずにロック状態を認
識できる。
スサイクルに分割された一連のデータ転送動作を行って
いる(ロック状態)旨を、互いにバスに出力することに
より、その旨の情報の有無に応じて各装置内で要求出力
を抑止でき、実際にアクセスを行わずにロック状態を認
識できる。
【0027】
【発明の効果】以上説明したように本発明は、バス上に
ロック状態である旨を示す情報を出力することにより、
無用なバスサイクルが発生せず、バスの効率的な利用が
可能になるという効果がある。
ロック状態である旨を示す情報を出力することにより、
無用なバスサイクルが発生せず、バスの効率的な利用が
可能になるという効果がある。
【図1】本発明の一実施例による情報処理システムの構
成を示すブロック図である。
成を示すブロック図である。
10 バス 20 制御回路 30,40,50,60 フリップフロップ
Claims (1)
- 【請求項1】 複数の装置を結合するバスを含む情報処
理システムであって、前記複数の装置の各々に設けら
れ、自装置から他装置へのデータ転送により前記バスが
ロック状態になっている旨を示すロック情報を、該デー
タ転送終了まで該バスに送出し続けるロック制御手段を
有し、前記ロック情報に応じて各装置が前記バスを使用
するようにしたことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25970591A JPH0573484A (ja) | 1991-09-11 | 1991-09-11 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25970591A JPH0573484A (ja) | 1991-09-11 | 1991-09-11 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573484A true JPH0573484A (ja) | 1993-03-26 |
Family
ID=17337791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25970591A Pending JPH0573484A (ja) | 1991-09-11 | 1991-09-11 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7028499B2 (en) | 2002-03-20 | 2006-04-18 | Samsung Electronics Co., Ltd. | Refrigerator with an evaporator |
-
1991
- 1991-09-11 JP JP25970591A patent/JPH0573484A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7028499B2 (en) | 2002-03-20 | 2006-04-18 | Samsung Electronics Co., Ltd. | Refrigerator with an evaporator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU639589B2 (en) | Dynamic bus arbitration with grant sharing each cycle | |
| JPS5847050B2 (ja) | 入出力割込みシステム | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH0573484A (ja) | 情報処理システム | |
| JP3240863B2 (ja) | 調停回路 | |
| JPH05282244A (ja) | 情報処理装置 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPS6224830B2 (ja) | ||
| JP2679440B2 (ja) | 情報処理装置 | |
| JP2856709B2 (ja) | バス間結合システム | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JP3028998B2 (ja) | Dma転送回路 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPH03171245A (ja) | Dma制御方式 | |
| JPH0512219A (ja) | プロセス転送方式 | |
| JPH04308955A (ja) | マルチプロセッサ装置 | |
| JPH02222059A (ja) | マルチプロセッサシステム | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH04205247A (ja) | ロック転送方式 | |
| JPH06208542A (ja) | バス争奪方式 | |
| JPS61109167A (ja) | マルチμCPU制御方式 | |
| JPH06259376A (ja) | データ転送装置 | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPH04257957A (ja) | バス切替制御におけるエラー処理方式 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 |