JPS5843954B2 - Pcm−時分割通信網のデジタルな交換局においてデジタルな通信信号を受信するための回路装置 - Google Patents

Pcm−時分割通信網のデジタルな交換局においてデジタルな通信信号を受信するための回路装置

Info

Publication number
JPS5843954B2
JPS5843954B2 JP54119440A JP11944079A JPS5843954B2 JP S5843954 B2 JPS5843954 B2 JP S5843954B2 JP 54119440 A JP54119440 A JP 54119440A JP 11944079 A JP11944079 A JP 11944079A JP S5843954 B2 JPS5843954 B2 JP S5843954B2
Authority
JP
Japan
Prior art keywords
signal
digital
word
communication
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54119440A
Other languages
English (en)
Other versions
JPS5542493A (en
Inventor
ヨーゼフ・ツエマネク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS5542493A publication Critical patent/JPS5542493A/ja
Publication of JPS5843954B2 publication Critical patent/JPS5843954B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 本発明は、少なくとも1つの通信信号語、場合に応じて
信号路並びにこの信号路に先行する同期語を含む通信信
号ブロックの形でデジタルな加入者から加入者接続回路
に伝送されるデジタルな通信信号を、時分割通信網のデ
ジタルな交換局において受信するための回路装置に関す
る。
この種の通信信号のピットクロックは、それも交換局の
局クロックとクロック同期されている、その理由は個々
の加入者のクロック発生器がこの局クロックに同期され
るからである。
これに対して種々異なった変動を受けるむそれもある個
々の加入者接続回路での走行時間は種々異なるため交換
局における受信時点を正確に決めることはできない。
従って交換局における通信信号ブロックを受信するため
の回路装置は、所定の受信時間間隔内で如何なる時点で
もこの種の通信信号ブロックを位相を正しく受入れるこ
とができるものでなければならない。
更に回路装置は、この条件下でも正しい同期語を含むこ
の種の情報だけを引続き処理できるようにすることがで
きるものでなければならない。
しかもこの回路装置により、受信時間間隔内で時間的に
ずれて通信信号ブロックに発生する妨害信号が評価され
てし捷うのを防止できるものでなければならない。
この要求を満たす公知の回路装置(ドイツ連邦共和国特
許出願第P28 32 589.5号明細は)ではこの
ために、2つの形式の2進値を、加入者接続回路に通信
信号が生じない休止時間と明確に区別することができる
、デジタル通信信号のコード表示を必要とする。
即ち受信された通信信号ブロックから、その時間的な位
置釦よび長さを特徴付ける受信制御信号が導出される。
しかしこの種の必要条件はいつも与えられているとは限
らずまた同じ必要条件の形成は付加的なコストを必要と
するので、本発明の課題は、位相の位置および長さがこ
の形式に限定されない通信信号ブロックの受信の際にも
前記の要求を満たす回路装置を提供することである。
この課題は、冒頭に述べた形式の回路装置にむいて本発
明により、休止状態と区別することができるデジタルな
信号に応答し、それから短くとも通信信号ブロックの持
続時間の間捷た長くとも新たな通信信号ブロック期間の
開始1でこの種のデジタルな信号に対して不感である信
号評価装置と、交換局の局クロックから複数の、周波数
が同じであって位相のずれたピットクロック列を導出し
、同期化相の間評価装置の応答時点と同じ位相のピット
クロック列のみを転送するクロック選択回路と、選択さ
れたピットクロック列によって接続され、前記の同期化
相の開信号評価回路の応答の際その計数開始状態にセッ
トされ、通信信号ブロックの長さに相応する計数容量を
有する同期計数器と、通信信号ブロックの部分に対する
レジスタと、同期計数器の計数状態から前記レジスタに
対して受信作動可能信号を導出する動作経過制御部と、
同期語を受入れるように決められているレジスタの内容
を、同期語の発生につき監視する比較装置とを備えてお
り、その際前記の比較が一致した場合には、クロック選
択回路によって選択されたピットクロック列が影響され
ずに維持され、同期計数器の零セットは行なわれず、ま
た信号語に対するレジスタおよび通信信号語に対するレ
ジスタからの出力送出が行なわれる同期作動釦が生じる
か乃至保持され、不一致の場合には前記の同期化相が生
じるか乃至保持されるようにすることによって解決され
る。
本発明の実施例は受信時間間隔が決められている場合の
作動関係並びに本発明の回路装置の個別構成部分の有利
な実施例に関する。
次に本発明を図面を用いて詳細に説明する。
第1図に示す回路装置は、通信信号ブロックの受信が所
定の受信時間間隔でしか行なわれないように構成されて
いる。
それは所謂時間位置分離方式に従って動作する、即ち加
入者接続回路において時間的に相次いで送信作動および
受信作動が行なわれ、その際両方の作動の間に、エコー
信号の受信を防止するために休止時間がとられる場合に
あてはする。
前記のエコー信号の受信を防止する理由からコインシデ
ンス回路1を用いて、この種の受信時間間隔の長さを与
えている信号a(第2図のa列参照)と到来する通信信
号すとが結合される。
第2図の列すが示すように通信信号は、先行の同期語S
y信号語Si並びにパルスコード変調された通信情報捷
たは別のデジタルデータ信号である本来の通信信号とか
ら成立っている。
この結合に基づいて通信信号ブロックは受信時間間隔の
間だけ第1図の回路装置の信号評価装置2に達すること
ができる。
この信号評価装置は、休止状態とは区別できるデジタル
信号に応答するが、最初の応答後は新しい通信信号ブロ
ック期間の開始時筐でこの種のデジタルな信号に対して
は不感であるように形成されている。
取決めに従って通信信号ブロックlこ先行して送出され
る同期語Syば2進値1のビットで始するので、信号評
価装置はこの種の1ビツト、即ちブロック開始ビットの
前に誤って生じる妨害ビットの場合を除外してその都度
通信信号ブロックの第1のビットに応答するように構成
されている。
この種の装置は、受信時間間隔の開始を示す、第2図の
信号aの発生によってセットされ、その後に生じる第1
の1−ビットによってリセットされる双安定マルチバイ
ブレータの形式で実現することができる。
信号評価装置の応答の際に生じる出力信号は、コインシ
デンス回路3に入力信号として供給される。
このコインシデンス回路の別の入力側には同期比相の間
結合条件を満たすために必要な信号が加えられる。
それに応じて同期比相では第2図に示す出力信号Cによ
りクロック選択回路5が制御される。
このクロック選択回路は、例えば2.048MHzの周
波数を有する交換局クロックeから、互いに位相がずれ
ているが同じ周波数の、例えば256KHzのビットク
ロック列を発生する。
その際信号Cを用いた制御により信号評価装置の応答の
時点でその出力信号と位相が等しいクロック列が選択さ
れ、クロック列fとして送出される。
選択されたクロック列fにより更に同期計数器6が接続
される。
この計数器の計数容量は通信信号ブロックの長さに相応
している。
前記の同期比相の間この同期計数器は計数開始状態にセ
ットされてお一す、従って受信時間間隔内の第1の信号
側面に同期されており、そのためにこの同期計数器に装
置3の出力信号が供給される。
同期計数器の個々の計数状態の間に送出される出力信号
gは、動作経過制御部7に供給され、この動作経過制御
部はそこからそこからレジスタ8゜9および10に対し
て受信作動可能信号を導出する。
この動作経過制御部として、通信信号ブロックの既述の
部分、即ち同期語Sy、信号語Siおよび通信信号語N
wに相応して出力側に、同期計数器がこれらの部分に相
応する計数状態をとっている眠りその都度出力信号り、
itたはjを送出するデコーダが使用されている。
前記のレジスタのうちレジスタ8は同期語の受信に用い
られ、レジスタ9は信号語の受信に用いられ、レジスタ
10は通信信号語の受信に用いられる。
レジスタ9は例えば、信号語が通信信号ブロックにおい
て2ビツトしか含んでいないにも拘わらず、8レジスタ
段を有している。
その理由は超フレームの形成により8ビツトを含む信号
語が形成されるからである。
その際超フレームを特徴付けるために、その都度1つの
ビット組合せ10と3つのビット組合せ11を有する同
期後の種々異なったビット組合せが用いられる。
レジスタ10は、通信信号ブロックが各々8ビツトの2
POM−語を含んでいるときには例えば16のレジスタ
段を有している。
従って受信時間間隔内で同期比相の間圧しい通信信号ブ
ロックが到来したときに、通信信号ブロックの第1のビ
ットは信号評価回路2によって識別され、引続いてクロ
ック選択回路5によって位相の同じクロックが選択され
、同期計数器は零にセットされる。
それから動作経過制御部はレジスタ8に受信作動可能信
号を送出し、この結果同期語はこのレジスタに入ること
ができる。
レジスタ8に比較装置8aが属してむり、この比較装置
を用いてレジスタ8の内容は引続いて正確な同期語が含
1れでいるかどうか監視される。
その際コード組合せ10並びにコード組合せ11にこの
種の正確な同期語が生じることができるように考慮され
る。
同期計数器6が更に計数すると動作経過制御部7を介し
て、後続の信号語Siおよび通信信号語Nwがシフトレ
ジスタ9乃至シフトレジスタ10に達することができる
ように作用する。
比較装置8aによって実施される比較が不一致を示すと
、前記のコインシデンス回路3の一方の入力側に接続さ
れている前記比較装置の出力側に、信号評価装置から送
出される信号と一緒に一致条件を満たす信号が送出され
、これにより同期比相が保持され、即ち引続く期間にち
・いても受信時間間隔における第1のビットの発生によ
ってクロック選択回路5によるクロック選択が行なわれ
、かつ同期計数器6は開始状態に調節される。
これに対してレジスタ8に正確な同期語が含lれている
と、前記レジスタの出力側に生じる信号が、信号評価回
路2の出力信号が装置5および6に転送されることがな
いようにする。
それから、クロック選択回路によってその前に選択され
たビットクロック列が保持され、同期計数器の零セット
は行なわれない同期作動相になり、これは比較装置8a
によって不一致が検出される1で続く。
従って同期作動では受信時間間隔の間通倍信号ブロック
の前および後に生じる妨害信号がレジスタ8乃至10に
達することはありえず、従って影響されない。
比較装置8aによって検出された比較結果が正の場合に
は第2の出力側を介してコインシデンス回路11および
12にゲート制御信号が供給される。
更に前記コインシデンス回路11および12ヲ介してシ
フトレジスタ9および10の内容の送出を、当該のデジ
タル信号の処理に用いられ、ここに図示していない別の
交換装置に対して行うことができる。
前記の送出の時点は転送信号におよびlによって決めら
れる。
ここに実施例として示す時間位置分離方式とは、既述の
ように決められた時間間隔の間交互に送信および受信が
行なわれる不連続な方式である。
2つの伝送方向の通信信号の伝送が2つの異なった搬送
周波数を用いて行なわれる個別周波数位置方式および送
信咋動と受信作動との間で同様に時間的1こは区別され
ない所謂同一周波数位置方式が属する時間的:こ連続な
伝送方式ではブリッジ回路を用いて、送出された信号が
反対方向の信号と一緒に再度受信されないように筐た情
報の流れにおいて休止時間が存在しないように保証され
、このために同期語は情報ブロックの明確な開始として
のその特別な役割をも失なう。
従って2ビット以上を有する比較的コストのか\る同期
語並びに同期語の度々の発生の監視を所定の間隔で行な
う比較的複雑な識別方式で動作しなければならない。
この伝送方式に適する本発明の特徴を備えた受信回路で
はコイン・シデンス回路1は癌略される。
その理由は受信時間間隔を決める信号もこ\では存在し
ないからである。
また複数の、時間的にずらされた転送信号におよびlは
設けなければならない、その理由はこの時点を不変に受
信休止時間中に配置することはできなくなる力・らであ
る。
その都度正確な転送信号の選択は、同様に動作経過制御
部から供給される信号によって行うことができる。
【図面の簡単な説明】
第1図は本発明の回路装置の実施例のブロック図、第2
図は第1図の回路装置の所定の個所における信号経過の
時間ダイヤグラムである。 1.3,11,12・・・・・・コインシデンス回路、
2・・・・・・信号評価回路、5・・・・・・クロック
選択回路、6・・・・・・同期計数器、7・・・・・・
動作経過制御部、8゜9.10・・・・・・レジスタ、
8a・・・・・・比較装置、b・・・通信信号ブロック
、e・・・・・・局クロック、f・・・・・・ビットク
ロック列、hp l t J・・・・・・受信作動可能
信号、k、6・・・・・・転送信号。

Claims (1)

  1. 【特許請求の範囲】 1 少なくとも1つの通信信号語並びにこの信号路に先
    行する同期語を含む通信信号ブロックの形でデジタル加
    入者から加入者接続回路に伝送されるデジタル通信信号
    を、時分割多重通信網のデジタル交換局において受信す
    るための回路装置において、休止状態と区別することが
    できるデジタル信号に応答し、それから短くとも通信信
    号ブロックSy、Si、Nwの持続時間の間芽た長くと
    も新たな通信信号ブロック期間の開始1でこの種のデジ
    タル信号に対して不感である信号評価装置2と、交換局
    の局クロック6から複数の、周波数が同じであって位相
    のずれたビットクロック列ヲ導出し、同期比相の間評価
    装置2の応答時点と同じ位相のピットクロック列fのみ
    を転送するクロック選択回路5と、選択されたピットク
    ロック列fによって接続され、前記の同期比相の開信号
    評価回路の応答の際その計数開始状態にセットされ、通
    信信号ブロックの長さに相応する計数容量を有する同期
    計数器6と、通信信号ブロックの部分Sy、Si、Nw
    に対する各レジスタ8,9゜10と、同期計数器6の計
    数状態から前記レジスタ8,9.10に対して受信作動
    可能信号を導出する動作経過制御部7と、同期語syの
    受信のために決められているレジスタの内容を同期語の
    発生につき監視する比較装置8aとを備えており、その
    際前記の比較が一致した場合には、クロック選択回路に
    よって選択されたピットクロック列fが影響されずに維
    持され、同期計数器の零セットは行なわれず、捷た信号
    路に対するレジスタ9および通信信号語に対するレジス
    タ10からの出力送出が行なわれる同期作動相が生じる
    か乃至維持され、不一致の場合には前記の同期比相が生
    じるか乃至維持されることを特徴とする回路装置。 2 通信信号すを決められた受信時間間隔aの間だけ受
    入れる特許請求の範囲第1項記載の回路装置。 3 信号評価装置2が、各々の受信時間間隔aの開始時
    点でセットされ、また前取って決められる2進値の、そ
    の後に生じる第1のデジタル信号によってリセットされ
    る双安定マルチバイブレータ段であり、動作経過制御部
    7が、通信信号ブロックの前記の部分Sy、Si、Sw
    に相応して出力側にその都度同期計数器6が前記の信号
    ブロック部分に相応する計数状態をとる限り出力信号を
    送出するデコーダである特許請求の範囲第2項記載の回
    路装置。
JP54119440A 1978-09-20 1979-09-19 Pcm−時分割通信網のデジタルな交換局においてデジタルな通信信号を受信するための回路装置 Expired JPS5843954B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782840952 DE2840952A1 (de) 1978-09-20 1978-09-20 Schaltungsanordnung zum empfang von digitalen nachrichtensignalen in einer digitalen vermittlungsstelle eines pcm- zeitmultiplexfernmeldenetzes

Publications (2)

Publication Number Publication Date
JPS5542493A JPS5542493A (en) 1980-03-25
JPS5843954B2 true JPS5843954B2 (ja) 1983-09-30

Family

ID=6049962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54119440A Expired JPS5843954B2 (ja) 1978-09-20 1979-09-19 Pcm−時分割通信網のデジタルな交換局においてデジタルな通信信号を受信するための回路装置

Country Status (5)

Country Link
US (1) US4290135A (ja)
EP (1) EP0009143B1 (ja)
JP (1) JPS5843954B2 (ja)
AT (1) ATE1264T1 (ja)
DE (1) DE2840952A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2936938C2 (de) * 1979-09-12 1987-01-08 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Ausgleich der Phasenunterschiede zwischen dem Streckentakt auf einer mit einer PCM-Vermittlungsstelle verbindenden PCM-Zeitmultiplexleitung und dem Amtstakt dieser Vermittlungsstelle
CA1261012A (en) * 1984-02-03 1989-09-26 Yasuyuki Okumura Polyphase phase lock oscillator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1536238A (fr) * 1967-05-05 1968-08-16 Réseau de commutation téléphonique à canaux de signalisation indépendants
DE1574492A1 (de) * 1968-02-26 1971-07-29 Werk Signal Sicherungstech Veb Einrichtung zum Decodieren von Datenbloecken
SE377016B (ja) * 1974-04-19 1975-06-16 Ericsson Telefon Ab L M
DE2516192B2 (de) * 1975-04-14 1977-04-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum betrieb von zeitgabelschaltungen
US3970799A (en) * 1975-10-06 1976-07-20 Bell Telephone Laboratories, Incorporated Common control signaling extraction circuit
DE2619333C3 (de) * 1976-04-30 1978-12-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren und Schaltungsanordnung zur Übertragung von digitalen Informationen zwischen einer Teilnehmerstelle und einer Vermittlungsstelle
DE2832589A1 (de) * 1978-07-25 1980-02-07 Siemens Ag Schaltungsanordnung zum empfang von digitalen nachrichtensignalen in einer digitalen vermittlungsstelle eines zeitmultiplexfernmeldenetzes

Also Published As

Publication number Publication date
JPS5542493A (en) 1980-03-25
US4290135A (en) 1981-09-15
DE2840952C2 (ja) 1988-08-11
EP0009143B1 (de) 1982-06-23
ATE1264T1 (de) 1982-07-15
DE2840952A1 (de) 1980-04-10
EP0009143A1 (de) 1980-04-02

Similar Documents

Publication Publication Date Title
US4984238A (en) Method and apparatus for frame synchronization
US4651330A (en) Multipoint data communications
JPH0586715B2 (ja)
US4689787A (en) Method of initially establishing burst acquisition in TDMA satellite communications system and arrangement therefor
US4302831A (en) Method and circuit arrangement for clock synchronization in the transmission of digital information signals
US4451917A (en) Method and apparatus for pulse train synchronization in PCM transceivers
GB1047639A (en) Improvements in or relating to time division transmission systems
US4340962A (en) Circuit arrangement for the synchronization of a digital subscriber station by a digital exchange in a PCM telecommunication network
US4049908A (en) Method and apparatus for digital data transmission
JPH0411142B2 (ja)
US4835764A (en) Two-wire time-division multiplex method of full duplex transmission between a central station and a substation
US3787628A (en) Communication system for the transmission of information between two terminal stations by pulse code modulation
US6078786A (en) Method and device for measuring the distance between two stations connected by a communications channel
US4290135A (en) Circuit arrangement for receiving digital intelligence signals in a digital switching center for PCM-time-division multiplex communication networks
CA1261012A (en) Polyphase phase lock oscillator
JPS5931274B2 (ja) ボタン電話装置における同期方式
US3826869A (en) Clock synchronization circuit
US5003560A (en) Receiving counter phase synchronization circuit of the synchronous transmission system
SU1707772A1 (ru) Ретрансл тор
SU1411795A1 (ru) Система передачи и приема информации
JPS59190753A (ja) 双方向通信方式
JPS58182340A (ja) 同期信号検出方式
JPS5951209B2 (ja) 信号同期方式
JPH0141254Y2 (ja)
RU1811018C (ru) Устройство синхронизации в одночастотных многоканальных адресных системах с временным разделением каналов