JPS5844629U - デ−タ転送制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は従来の主記憶装置と入出力系装置の接続構成を
示す図、第２図は本考案により制御される主記憶装置と
入出力系装置の接続構成を示す図、第３図は本考案の特
徴を有するところの一実施例を示す回路図、第４図は第
３図の動作タイミングを示ずタイムチャート図である。 １・・・主記憶装置、２・・・中央処理装置、３・・・
チャンネル装置、４・・・入出力制御装置、５・・・入
出力装置、６・・・チャンネル十入出力制御装置、３１
゜３４．３６，３７，３９，６１．６３・・・レジスタ
、３２・・・バッファメモリ、３３．３５．３８．６２
・・・スイッチ、６４．６５．６６・・・カウンタ、６
７、−６８．６９，７１．７３．７６．７８・＝・フリ
ップフロップ、７０，７５．７７・・・アンドゲート、
７２．７４・・・オアゲート。

Claims (1)

【実用新案登録請求の範囲】
1. 主記憶装置とデータ転送数して接続され、主記憶装置と
   の間でデータ転送を行うためのデータ・レジスタと、入
   出力装置と入出力バスを介して接続され、入出力装置と
   の間でデータ転送を行うための入出力レジスタと、前記
   データ・レジスタと前記入出力レジスタとの間のデータ
   転送回数をカウントし、データ位置及びデータ転送数を
   管理するアドレス・カウンタ及びデータ・カウンタを備
   えた構成の入出力制御装置において、主記憶装置のデー
   タを入出力装置へ転送するとき、前記データ働レジスタ
   におけるデータの有無を表示するデータ・レジスタプラ
   グと、前記入出力レジスタにおけるデータの有無を表示
   する入出力レジスタ７ラグと、入出力装置に対してデー
   タの転送が許可され、前記データ・カウンタに転送すべ
   きカウントが残っている間、一定周期のクロックパルス
   でセットされ、前記データ・レジスタフラグによ−り前
   記データ・レジスタにデータが無いことを判定すると、
   ≠−タ・バスを介して主記憶装置から前記データ働レジ
   スタにデータを取込むことを要求し、前記データ・レジ
   スタから前記入出力レジスタヘデータが転送されたとき
   リセットされるデータ転送要求フラグと、前記データ転
   送要求フラグがリセットされていて前記データ・レジス
   タフラグによって前記データ・レジスタにデ、りが有る
   ことを判定子るとともに前記入出力レジスタフラグによ
   って前記入出力レジスタにデータが無いことを判定する
   とセットされ、前記データ・し　　　　　゛ジスタから
   前記入出力レジスタへデータを転送することを制御し、
   前記データ・レジスタから前記入出力レジスタへデータ
   が転送されたときりセットされるデータ転送制御フラグ
   を設け、データの先取り制御を行うことを特徴とするデ
   ータ転送制御回路。