JPS5844812A - 遅延装置 - Google Patents
遅延装置Info
- Publication number
- JPS5844812A JPS5844812A JP56143650A JP14365081A JPS5844812A JP S5844812 A JPS5844812 A JP S5844812A JP 56143650 A JP56143650 A JP 56143650A JP 14365081 A JP14365081 A JP 14365081A JP S5844812 A JPS5844812 A JP S5844812A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- clock
- period
- delay
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、信号遅延素子として電荷結合素子を用いる遅
延装置に関し、簡易な構成で遅延時間を変えることので
きる装置を提供するものである。
延装置に関し、簡易な構成で遅延時間を変えることので
きる装置を提供するものである。
電荷結合素子の基本的機能の一つとして信号遅延がある
。その遅延時間は、電荷結合素子に与えられる転送りロ
ックの周波数及び段数により、（段数）／（クロック周
波数） 〔秒〕で決定される。段数は個々の素子で固定
的に定１っており、電荷結合素子を可変遅延素子として
利用しようとする場合にはクロック周波数を変化させな
ければならない。寸だ、標本化定理によれば信号帯域幅
は （クロック周波数）／２ である。
。その遅延時間は、電荷結合素子に与えられる転送りロ
ックの周波数及び段数により、（段数）／（クロック周
波数） 〔秒〕で決定される。段数は個々の素子で固定
的に定１っており、電荷結合素子を可変遅延素子として
利用しようとする場合にはクロック周波数を変化させな
ければならない。寸だ、標本化定理によれば信号帯域幅
は （クロック周波数）／２ である。
従って、クロック周波数は遅延時間と信号帯域幅の両方
を決定するものであり、両方の条件を満足し得るクロッ
ク周波数の可変範囲を考えると実用範囲は狭いものとな
る。
を決定するものであり、両方の条件を満足し得るクロッ
ク周波数の可変範囲を考えると実用範囲は狭いものとな
る。
更に、電荷結合素子の出力信号にはサンプリングクロッ
クノイズが重畳されているため、低域Ｐ波器に通してク
ロック周波数成分のノイズを除去する必要があり、クロ
ック周波数を変化させて電荷結合素子を可変遅延素子と
して使用する場合には、定まった周波数だけでなくある
幅を持った周波数範囲を減衰し得る低域ｐ波器が必要と
なって構成が複雑になってしまい実用性に乏しいものと
なる欠点がある。
クノイズが重畳されているため、低域Ｐ波器に通してク
ロック周波数成分のノイズを除去する必要があり、クロ
ック周波数を変化させて電荷結合素子を可変遅延素子と
して使用する場合には、定まった周波数だけでなくある
幅を持った周波数範囲を減衰し得る低域ｐ波器が必要と
なって構成が複雑になってしまい実用性に乏しいものと
なる欠点がある。
そこで本発明は、かかる従来の欠点を解消して電荷結合
素子を用いクロック周波数を一定にさせた′ｔ′！！で
遅延時間を可変できる装置を提供することを目的とする
ものである。
素子を用いクロック周波数を一定にさせた′ｔ′！！で
遅延時間を可変できる装置を提供することを目的とする
ものである。
以下、本発明の一実施例の可変遅延装置について電荷結
合素子を２個使用した場合を示す図面を用いて説明する
。第１図はその構成を、第２図は各部の波形図を示す。
合素子を２個使用した場合を示す図面を用いて説明する
。第１図はその構成を、第２図は各部の波形図を示す。
第１図において、入力端子１に供給された入力信号ａは
並列接続された電荷結合素子２，３に印加される。この
電荷結合素子２，３には転送りロックｅ、ｆが加えられ
ており、そのり＋’ｉ ’７りが加わる毎に情報が転送
され、電荷結合素子２，３０段数に相当する数だけ転送
りロックｅ、ｆが加わると入力された情報が出力される
。
並列接続された電荷結合素子２，３に印加される。この
電荷結合素子２，３には転送りロックｅ、ｆが加えられ
ており、そのり＋’ｉ ’７りが加わる毎に情報が転送
され、電荷結合素子２，３０段数に相当する数だけ転送
りロックｅ、ｆが加わると入力された情報が出力される
。
前述の様に遅延時１司は電荷結合素子の段数とクロック
周波数との比で決するが、転送りロックを停止させれば
電荷結合素子内部の情報は転送されず蓄積されたま′チ
で停止するため、その転送りロックを停止させた時間分
だけ余分に遅延されて出力される。しかし、転送りロッ
クを停止ざすたことにより電荷結合素子に情報が書込み
できなくなるため、そのままでは情報の欠損が生じる。
周波数との比で決するが、転送りロックを停止させれば
電荷結合素子内部の情報は転送されず蓄積されたま′チ
で停止するため、その転送りロックを停止させた時間分
だけ余分に遅延されて出力される。しかし、転送りロッ
クを停止ざすたことにより電荷結合素子に情報が書込み
できなくなるため、そのままでは情報の欠損が生じる。
このため、この装置ではその情報の欠損を補なうために
電荷結合素子２，３を２個用いている。
電荷結合素子２，３を２個用いている。
また、転送りロックをある一定期間停止させ、その後再
び転送りロックを与えた場合には電荷結合素子の内部に
蓄積された情報は時間的に連続しておらず、そのｉｔ転
送りロックを与え続けて情報を出力させると転送りロッ
クを停止させる前の情報から転送りロックを再度与え始
めだときの情報へ飛び越ｌ−だ出力信号となる。例えば
、第２図のａの入力信号を入力しておいて、ｔ１〜ｔ２
の期間転送りロックを加え、 ｔ２〜ｔ３の期間電荷
結合素子への転送りロックを停止させ、を以降再度転送
りロックを加えたとすると、電荷結合素子の出力はｔ２
〜ｔ６の期間が欠除してｔ２迄の情報からｔ５の情報へ
と飛び越しだ出力信号となる。その対策としては、ｔ２
迄の情報が出力された後、再び転送りロックを１２〜１
３間と同一の期間停止させｔ２〜ｔ５の時間を補正しな
ければならない。こうすることによりｔ２〜ｔ５間では
情報は欠損しているものの時間としては連続した出力と
なる。
び転送りロックを与えた場合には電荷結合素子の内部に
蓄積された情報は時間的に連続しておらず、そのｉｔ転
送りロックを与え続けて情報を出力させると転送りロッ
クを停止させる前の情報から転送りロックを再度与え始
めだときの情報へ飛び越ｌ−だ出力信号となる。例えば
、第２図のａの入力信号を入力しておいて、ｔ１〜ｔ２
の期間転送りロックを加え、 ｔ２〜ｔ３の期間電荷
結合素子への転送りロックを停止させ、を以降再度転送
りロックを加えたとすると、電荷結合素子の出力はｔ２
〜ｔ６の期間が欠除してｔ２迄の情報からｔ５の情報へ
と飛び越しだ出力信号となる。その対策としては、ｔ２
迄の情報が出力された後、再び転送りロックを１２〜１
３間と同一の期間停止させｔ２〜ｔ５の時間を補正しな
ければならない。こうすることによりｔ２〜ｔ５間では
情報は欠損しているものの時間としては連続した出力と
なる。
ここで注量しなければならないことは、転送りロックを
停止させるということは電荷結合素子への情報の書き込
みと出力を同時に停止させるということである。そのた
めにはｔ２迄の情報が出力された時点で再び転送りロッ
クが停止するような段数の電荷結合素子を選択する必要
がある。その対策として転送りロックを加え始めるとき
から転送りロックを停止させる゛までの期間が（段数）
／（転送りロック周波数）となるようにする。つまり、
第２図入力信号ａにおいて１３〜１７０時間が上記の比
で表わされる期間となるようにするのである。
停止させるということは電荷結合素子への情報の書き込
みと出力を同時に停止させるということである。そのた
めにはｔ２迄の情報が出力された時点で再び転送りロッ
クが停止するような段数の電荷結合素子を選択する必要
がある。その対策として転送りロックを加え始めるとき
から転送りロックを停止させる゛までの期間が（段数）
／（転送りロック周波数）となるようにする。つまり、
第２図入力信号ａにおいて１３〜１７０時間が上記の比
で表わされる期間となるようにするのである。
その具体手段を以下に説明する。まだ、転送りロックの
基となるクロック発生器４（その発振周波数をｆ Ｈｚ
とする）からの出力クロック信号すをｎ進計数回路６（
ただし、電荷結合素子２，３の段数をｎとする）にて計
数し、ｎ個計数すればパルス発生器６にて余分に遅延さ
せたい期間に相当するパルス幅をもつパルスＣを発生さ
せ、このパルヌＣを利用して、そのパルス期間だけ計数
回路５を計数停止させるようにする。従って第２図Ｃの
ようにｔ５〜ｔ７の期間がｎ／ｆとなる。
基となるクロック発生器４（その発振周波数をｆ Ｈｚ
とする）からの出力クロック信号すをｎ進計数回路６（
ただし、電荷結合素子２，３の段数をｎとする）にて計
数し、ｎ個計数すればパルス発生器６にて余分に遅延さ
せたい期間に相当するパルス幅をもつパルスＣを発生さ
せ、このパルヌＣを利用して、そのパルス期間だけ計数
回路５を計数停止させるようにする。従って第２図Ｃの
ようにｔ５〜ｔ７の期間がｎ／ｆとなる。
このパルスＣを移相型子にてｄのように移相させ、これ
らパルスｃ、ｄをゲー１−８．９に与えてクロック信号
すを一定期間だけ停止させ、かつその停止期間が重なり
合わないようにして、２重の転送りロックｅ、ｆを得る
。
らパルスｃ、ｄをゲー１−８．９に与えてクロック信号
すを一定期間だけ停止させ、かつその停止期間が重なり
合わないようにして、２重の転送りロックｅ、ｆを得る
。
これらを転送りロックとしてそれぞれ電荷結合素子２．
３に与えると、その出力信号はｇ、ｈに示されるように
それぞれ転送りロックｅ、ｆを停止させた期間だけ情報
の欠損したものとなる。この欠損した部分の情報の補償
は、切換器又は合成器１ｏにて他方の電荷結合素子から
の欠損していない出力信号を利用して補充すればｉのキ
うに完全なものとなる。この補償された出力信号ｉから
低域ｒ波器１１によりクロックノイズを除去し、遅延さ
れた出力コを再生することができる。
３に与えると、その出力信号はｇ、ｈに示されるように
それぞれ転送りロックｅ、ｆを停止させた期間だけ情報
の欠損したものとなる。この欠損した部分の情報の補償
は、切換器又は合成器１ｏにて他方の電荷結合素子から
の欠損していない出力信号を利用して補充すればｉのキ
うに完全なものとなる。この補償された出力信号ｉから
低域ｒ波器１１によりクロックノイズを除去し、遅延さ
れた出力コを再生することができる。
このとき、遅延時間は
（段数／クロック周波数）＋（パルスｃ、ｄのパルレフ
幅）である。この遅延時間を変化させるにはパル哀発生
器６からのパルス幅を変化させて転送りロックを停止さ
せる期間を変化させればよく、クロック周波数を変化さ
せる必要はない。従って、クロック発生器４を簡単な固
定発振器とすることもでき、また、クロックノイズを除
去するだめの低域ｈ’ｓ器も固定周波数特性のものとす
ることができて、実用的な装置とすることができる。
幅）である。この遅延時間を変化させるにはパル哀発生
器６からのパルス幅を変化させて転送りロックを停止さ
せる期間を変化させればよく、クロック周波数を変化さ
せる必要はない。従って、クロック発生器４を簡単な固
定発振器とすることもでき、また、クロックノイズを除
去するだめの低域ｈ’ｓ器も固定周波数特性のものとす
ることができて、実用的な装置とすることができる。
もちろん、同様な方法により、電荷結合素子を複数個使
用した場合も実現可能である。
用した場合も実現可能である。
以上のように、本発明においては電荷結合素子を複数個
並列駆動し、それらに同じ入力信号を加え、それらの出
力を結合して出力信−号とするとともに、その複数個の
電荷結合素子の転送りロックを互いに重なり合わない期
間に停止させるようにしだので、その転送りロックを停
止させる期間を変化させるだけで遅延時間を容易に変化
させることができ、かつ、転送りロックの周波数やクロ
ックノイズ除去用の低域沢波器の周波数特性を変える必
要がないので簡易な構成で実用的なものを得ることかで
きるものである。
並列駆動し、それらに同じ入力信号を加え、それらの出
力を結合して出力信−号とするとともに、その複数個の
電荷結合素子の転送りロックを互いに重なり合わない期
間に停止させるようにしだので、その転送りロックを停
止させる期間を変化させるだけで遅延時間を容易に変化
させることができ、かつ、転送りロックの周波数やクロ
ックノイズ除去用の低域沢波器の周波数特性を変える必
要がないので簡易な構成で実用的なものを得ることかで
きるものである。
第１図は本発明の一実施例における遅延装置のブロック
図、第２図はその各部の波形図である。 １・・・・入力端子、２，３・・・・・・電荷結合素子
、４・・・・・クロック発生器、６・・・・・・ｎ通計
数回路、６・・・・・パルス発生器、７・・・・・移相
器、８，９・・・・・ゲート、１ｏ・・・・・・切換器
・合成器、１１・・・・低域Ｐ波器、１２・・・・・・
出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
図、第２図はその各部の波形図である。 １・・・・入力端子、２，３・・・・・・電荷結合素子
、４・・・・・クロック発生器、６・・・・・・ｎ通計
数回路、６・・・・・パルス発生器、７・・・・・移相
器、８，９・・・・・ゲート、１ｏ・・・・・・切換器
・合成器、１１・・・・低域Ｐ波器、１２・・・・・・
出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 爽数個の電荷結合素子を並列駆動するようにしてそれら
に同じ入力信号を加え、−］二記複数個の電荷結合素子
のそれぞれに加える転送りロックを互いに重ならない時
期に一定期間づつ停止させるようにし、」二記複数個の
電荷結合素子の出力を結合して出力信号とすることを特
徴とする遅延装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143650A JPS5844812A (ja) | 1981-09-10 | 1981-09-10 | 遅延装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143650A JPS5844812A (ja) | 1981-09-10 | 1981-09-10 | 遅延装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5844812A true JPS5844812A (ja) | 1983-03-15 |
Family
ID=15343714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143650A Pending JPS5844812A (ja) | 1981-09-10 | 1981-09-10 | 遅延装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844812A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110111252A1 (en) * | 2008-05-07 | 2011-05-12 | Thyssenkrupp Steel Europe Ag | Use of a Metal Composite Material in a Vehicle Structure |
-
1981
- 1981-09-10 JP JP56143650A patent/JPS5844812A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110111252A1 (en) * | 2008-05-07 | 2011-05-12 | Thyssenkrupp Steel Europe Ag | Use of a Metal Composite Material in a Vehicle Structure |
| US8535813B2 (en) * | 2008-05-07 | 2013-09-17 | Thyssenkrupp Steel Europe Ag | Use of a metal composite material in a vehicle structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6066968A (en) | Delay lock loop circuit for semiconductor memory device | |
| JPH0683192B2 (ja) | 同期デジタル列のジツタを、そのビツトレ−トを回復すべく減少させる方法及び装置 | |
| JPS6249737A (ja) | クロツク信号再生配置 | |
| JPS5844812A (ja) | 遅延装置 | |
| GB1509795A (en) | Processing information signals | |
| SU1420602A1 (ru) | Функциональный генератор Берсенева | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JPS5855511B2 (ja) | 電子楽器のアンサンブル効果装置 | |
| JPS5819017A (ja) | 可変遅延装置 | |
| JPS63185121A (ja) | 発振停止防止回路 | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| SU681448A2 (ru) | Устройство дл записи информации на магнитный носитель | |
| JPS6025754Y2 (ja) | 記憶装置におけるリ−ド・ライトタイミングパルス発生回路 | |
| JP3011047B2 (ja) | 位相比較回路 | |
| JPS6238717B2 (ja) | ||
| JPH02113497A (ja) | 記憶装置 | |
| JPH0735475Y2 (ja) | データ伝送装置 | |
| JPH01268309A (ja) | 二相クロツクジエネレータ | |
| SU1173554A2 (ru) | Управл емый делитель частоты | |
| SU750555A1 (ru) | Устройство дл формировани сигналов кодировани участков магнитной ленты | |
| RU1788576C (ru) | Способ фазовой автоподстройки частоты управл емого генератора и устройство дл его осуществлени | |
| SU486464A1 (ru) | Устройство преобразовани временного сдвига между пр моугольными видеоимпульсами в амплитудное различие между ними | |
| JPS58208B2 (ja) | パルス発生回路 | |
| JPH1041987A (ja) | ノイズ除去回路 | |
| JPS62239715A (ja) | パルス振分け回路 |