JPS5844818A - 非直線符号器・復号器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、コンデンサアレイを用いるＰＣＭによる非
直線符号器−復号器に関する。

従来のＰ　ＣＭ　１５折線μｍ２５５則非直線後号器を
第１図に示す。この第１図において、１０１〜１０７は
一端（以下、上部端子と云う）が共通接続され、単位容
量Ｃの２のべき乗で重み付けされたそれぞれ１倍、１イ
＋、２．４−Ｆ、ゲイも８倍、１６倍。

３２倍の容量ヲ有する第１のコンデンサアレイである。

また、１０８〜１１４は一端（以下、上部端子と云う）
が共通接続され、単位容量Ｃの２のべき乗で重み付けさ
れ、それぞれ１倍、２倍、４倍。

８倍、１６倍、３２倍、６４倍の谷に金有する第２のコ
ンデンサアレイである。

さらに、１１５は容量である。この容量１１５は一端が
第１のコンデンサアレイの上部端子に接続され、他端が
第２のコンデンサアレイの上部端子に接続されており、
単位容量の１０１６倍を有するものである。

上記容量１０１の他端は接地され、容量１０２〜１０４
の他端（以下、下部端子と云う）ｌ−１：スイッチ（以
下、８１〜８１３と太う）１１６〜１１８を選択手段と
して、十■ＲＥＦ　ｒ　　ＶＲＥＦ　％接地端子（ＱＮ
Ｄとして示されている）に接続されている。

一方、１２９はバッファアンプであり、その非反転入力
端は第２のコンデンサアレイの上部端子に接続され、反
転入力端と出力端に直結され、第１得１である。このバ
ッファアンプ１２９、第１のコンデンサアレイ、第２の
コンデンサアレイ、スイッチＳ１〜８１３とにより、１
３ビツト直線アイソタルアナログ変換器を構成している
。

また、１３０はＰＣＭ入力倍号であり、Ｂｌ〜Ｂ８のＰ
ＣＭ８ビツト伯号である。とのＰＣＭ入力信号１３０は
符号変換回路１３１に入力され、この符号変換回路１３
１から上記スイッチ８１〜８１３にそれぞれ１３ビツト
の非直線−直線変換に基づく信号が出力されるようにな
っている。なお、１３２１”ｌ：全体の制御回路である
。

次に、第１図の非直線復号器の動作について説明する。

ＰＣＭ入力信号１３０は１５折線μｍ２５５則にのっと
っ九Ｐ　ＣＭ　ｓビット信号であり、Ｂｌビットは極性
ビットであり、基準電源十ＶＲＥＦまたは−ＶＲＥＦの
どちらかを選択する。

また、Ｂ２〜Ｂ８ビットは第２図の非直線−直線変換に
基づく符号変換回路１３１により１３ビット直線変換さ
れて、コンデンサアレイからなる１３ビット直ｉｉ）／
Ａ変換器のスイッチ８１〜８１３を制御する。

この第２図において、８１〜８１３の「０」。

「１」の記号はスイッチ８１〜８１３がそれぞれ接地、
基準電源（Ｂｌビットが「１」のとき＋Ｖ囲Ｆ　＋Ｂ１
ビットが「０」のとき−ＶＲＢＦ　）に接続されること
を表している。

ＺはＢ６■（Ｂ７　］頁ｆｉ、　　Ｂ５　、Ｂ６　、Ｂ
７．Ｂ８に「０」また灯「１」の値をとる。Ｂｉ　　は
論理否定、Ｂｉ　十Ｂｊは論理和、Ｂｉ　°Ｂｊは論理
積、Ｂｉ■Ｂｊ　　は排他的論理和である。

さて、上記のように、符号変換回路１３１から非直線−
直線変換に基づいて、１３ビツト直線変換された信号（
８１〜８１３　）が出力されることにより、スイッチ８
１〜８１３の変化の状態に応じて、コンデンサアレイの
上端部、すなわち、ノ々ツファアン７’１２９の出力に
は次の（１）式に示す電圧が現われる。

この（１）式において、Ｓｎは第２図にしたがって、「
１」または「０」の値をとる。

この出力は基準電源ＶＲＥＦ　　ｋ８１９２に規格化す
ることにより、ＰＣＭ１５折線−μ２５５則と一致する
。

以上は非直線復号器について説明したが、この非直線復
号器を局部復号器とする遂次比較帰還形ＰＣＭ１５折線
−μ２２則非直線符号器についても同様である。ただし
、この場合に用いられる復号器において、非直線−直線
変換は第３図にしたがうものとする。この第３図におい
て、Ｘはであり、Ｂ５　、Ｂ６　、Ｂ７　、Ｂ８は「０
」または「１」のｉをとる。

ととろで、上記従来の非直ｌＮ復号器・、符号器にに次
の欠点を有している。すなわち、基準電源が正、負２種
類を必要とする。さらに、コンデンサアレイの回路構成
および非直線−直線の符号変換回路１３１が複雑である
。

この発明は、上記従来の欠点全除去するためになされた
もので、正または負の一つの基準電源で１）　ＣＭ−μ
則非直線符号器・復号器を構成″′Ｃき、基準電源′ｆ
Ｉ：減らすことができるとともに、コンデンサアレイの
回路ならびに非直線−直線変換が簡牛にできる非直線符
号器・復号器ケ提供１−ること金目的とする。

以下、この発明の非直線符号器・復号器の実施例につい
て図面に基つき説明する。第４図はその一実施例の構成
を示Ｔ回路図である。この第４図に示１実施例はＰＣＭ
１５折紗μｍ２５５則非直線復号器を示すものであり、
図中の２０１〜２０６は上部端子が共通接続され、単位
容量の２のべき乗て重み刊けされ、それぞれ１倍、２倍
、４倍。

８倍、１６倍、３２伯の容量を令する第１のコンデンサ
アレイであり、２０７〜２１３はそれぞれ上部端子が共
通接続され、単位容量Ｃの２．のべき乗で重み付けされ
たそれぞれ１倍、２倍、４倍。

８倍、１６倍、３２倍、６４倍の容會金有する第２のコ
ンデンサアレイである。

上記第１のコンデンサアレイの上部端子に容量２１４の
一端が接続されており、この容量２１４の他端はに２の
コンデンサアレイの上部端子に接続されている。この容
量２１４は単１立答蓋の１倍の容量である。

また、第１のコンデンサアレイのＳ蓋２０ｘ〜２０６寂
よび第２のコンデンサアレイ１のＷｉｔ２０７〜２１３
の下部端子はそれぞれスイッチ２１５〜２２７（以下、
８１〜８１３と称す）全選択手段として第１共通端子、
第２共通端子に接続されている。

これらのスイッチ８１〜８１３の第１共通端子は切換ス
イッチ賃２２８の可動端子２２８ａに接続されている。

スイッチ５ｌ−８１３の第２共通端子はリノ換スイッチ
２２８の可動端子２２８ｂに接続されている。可動端子
２２８ａは端子２２８ａ１，２２８ａ２全切り換えるよ
うになっており、可動端子２２８ｂは端子２２８ｂｒ　
、２２８ｂ２に切り換えるようになっている。端子２２
８　ａｌと２２８ｂｌは共通にして、基準電圧子ＶＲＥ
Ｆ　　が印加されており、端子２２８　Ｂ２と２２８ｂ
ｚは共通にしてアース（ＧＮＤ）されている。

さらに、第２コンデンサアレイの上部端子は接地用スイ
ッチ２２９′ｆ！：介してアースされているとともに、
バッファアンプ２３０の非反転入力端に接続されている
。このバッファアンプ２３０は利得１■ものであり、そ
の出力端と反転入力端は直結されている。

一方、２３ｘｉｊ：ＰＣＭ入力信号であり、Ｂ１ビット
〜Ｂ８ビットのＰＣＭ８ビット信号であり、符号変換回
路２３２に入力されるようになっている。この符号変換
回路２３２は非＠線−直線の符号変換回路であり、また
、２３３は全体の制御回路である。

次に、以上のように構成されたこの発明の非直線符号器
・復号器の動作について説明する。ＰＣＭ入力信号２３
１は１５折線μｍ２５５則にのっと−ｐ７’ｃＰｃＭ８
ビット信号であり、このＰＣＭ８ビ−フ０ ット信号のうち、Ｂ１ビットは極性ビットであり、極性
により、切換スイッチ２２８を制御する。すなわち、司
ｉｋ／Ｉ端子２２８ａ、２２８ｂかそれぞれ端子２２８
ａ、と２２８ａ、、２２８ｂ１（！：　２２８　ｂ２の
切換制御全行う。

筐だ、Ｂ２〜Ｂ８ビットは第５図の非直線−直線変換に
基づく符号変換回路２３２によジ、１３ビット直１変換
されて、コンデンサアレイカラｆｚる１３ビツト直線Ｄ
／Ａ　変換器のスイッチ８１〜８１３全制御する。

この第５図において、８１〜８１３の「０」、「１」の
８己号はスイッチ８１〜Ｓ１３がそれぞれ第１共通端子
（切換スイッチ２２８の可動端子２２８ａ側に接続され
ている方）、第２共通端子（切換スイッチ２２８の可動
端子２２８ｂｌｌｔｌに接続されている方）に接続状態
であることを表している。

なお、第５図において、Ｂ５．Ｂ６．Ｂ７．Ｂ８は「０
」または「１」の値盆とり、８１は論理否定を課してい
る。

１−　　　　　　　　　　　　　　　　　　１０いま、
ＰＣＭ入力信号２３１におけるＢ１ビットの極性ビット
が「０」のときは、スイッチ８１〜８１３の第１共通端
子は切換スイッチ２２８の可動端子２２８ａ、端子２２
８ａ２を通して基準電源ＶＲＥＦ　　に接続されている
。また、スイッチ８１〜８１３の第２共通端子は切換ス
イッチ２２８の可動端子２２８ｂ、端子２２８ｂｚ　ｋ
介してアースされている。

逆に、Ｂ１ビットの極性ビットが「１」のときは、スイ
ッチ８１〜８１３の第１共通端子は切換スイッチ２２８
の可動端子２２８ａ、端子２２８　ａｌを介してアース
され、第２共通端子は切換スイッチ２２８の可動端子２
２８　ｂ　、端子２２８ｂｌを介して基準電源＋ＶＲＥ
Ｆ　　になっている。

初期リセット状態として、接地用スイッチ２２９を接地
状態にし、このとき、スイッチＳ６は第２共通端子に接
続状態、他のスイッチＳ１〜Ｓ５、Ｓ７〜８１３は第１
共通端子に接続状態にする。

第１共通端子、第２共通端子はＢ１ビットにより前記の
伏線にする。

次のタイミングで、接地用スイッチ２２９を開く。その
後、ＰＣＭ入力信号２３１のＢ２〜Ｂ８ビットにより、
符号変換回路２３２からのスイッチ８１〜８１３の変化
状態に応じて、第２のコンデンサアレイの上部端子、す
なわち、バッファアンプ２３０の非反転入力端には、次
の（２）式で示す電圧が発生する。

ただし、この（２）式において、ｓｎに５図にしたがっ
て、「０」ま／こは「ｌ」の短音とる。そして、ｖｏｔ
ｙ’ｒ　　の符号ｉ１．Ｂ１ビットが「０」のときは負
であり、「１」のときは正となる。

この出力Ｖｊ、基準電源ＶＲＥＦ　　ｉｓ　１９１に規
格化することにより、ＰＣＭ−μ２５５則と一致する。

以上は基＊電源が＋ＶＲＥＦ　　の場合について説明し
たか、−ＶＲＥＦ　　の場合にも同じように実状できる
ことは明らかである。

また、以上の説明では、ＰＣＭ１５折線μｍ２５５則非
直緑性復号器について説りＪしたが、この非直線復号器
を局部復号器とする遂次比軟帰還形ＰＣＭ１５折線μｍ
２５５則非直線符号器についても同様である。

ただし、この場合に用いられる復号器において、非直線
−直線変換は第６図にしたがうものとする。

この第６図において、Ｂ５．Ｂ６．Ｂ７．Ｂ８は「０」
またに「ｌ」の値をとるものである。

以上説明したように上記実施例では、スイッチ８１〜８
１３の第１共通端子、第２共通端子全極性ビットにより
基準電源ＶＲＥＦ　　とアースに切換スイッチによジ切
り換えるようにし、さらに、第１のコンデンサアレイと
第２のコンデンサプレイ間の分割用の容量の容普値に単
位容量であるから基準電源が正または負の一つでよくな
り、しかもコンデンサアレイの回路構成も簡単になり、
コンデンサアレイの上部端子のリセット時に、第１のコ
ンデンサアレイの６ビツト目の容量の下部端子のスイッ
チ８６’を第２共通端子に、他のスイッチ８１−８５．
８７〜８１３は第１共通端子に接続する状態とすること
により、第５図、第６図に示すごとく、非直線−＠線符
号変換回路が簡単になるオリ点がある。

以上のように、この発明の非直線符号器・復号器によれ
は、第１のコンデンサアレイと第２のコンデンサアレイ
のすべての下部端子からスイッチにより結合された第１
の共通端子と第２の共通端子全所定ビットのＰＣＭ入力
信号のうち１ビツトの極性に応じて基準電源と接地に切
り換え、残ジの７ビツトのＰＣＭ入力信号を非直線−直
線変換に基づく符号変換回路により１３ビツト直線変換
し、この符号変換回路の出力によりスイッチを制御する
ようにしたので、基準電源が一つで構成されるとともに
、コンデンサアレイの回路構成ならひに非直線−直線符
号変換回路の構成も簡単になる。これにともない、コン
デンサアレイを用いたＰＣＭ−１５折１１１１−２５５
則非直線符号器、復号器の集積回路に利用することがで
きるものである。

【図面の簡単な説明】

第１図は従来の非直線復号器の回路図、第２図は従来の
非直線復号器の符号変換表を示す図、第３図は従来の非
直線符号器の符号変換表全示す図、第４図はこの発明の
非直線符号器・復号器の一実施例を示す回路図、第５図
はこの発明の非直線復号器の符号変換表全示′ｊ図、第
６図はこの発明の非直線符号器の符号変換表を示す図で
ある。 ２０１〜２０６・・・第１のコンデンサアレイの容ｉｔ
、２０７〜２１３・・・第２のコンデンサアレイの容量
、２１４・・・分割用の容量、２２８・・・切換スイッ
チ、２２９・・・接地用スイッチ、２３０・・・バッフ
ァアンプ、２３１・・・ＰＣＭ入力信号、２３２・・・
符号変換（ロ）路、２３３・・・制紳回路。 特許出願人　沖電気工業株式会社 手続補正書 昭和５７年４月７日 特許庁長官島田春樹　殿 １、事件の表示 昭和５６年　特　許　願第　１４２４３４　　号２、発
明の名称 非直線符号器・復号器 ３、補正をする者 事件との関係　　　　　特　許　出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付　　昭和　　年　　月　　日（１発
）６、補正の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 ７、　補正の内容 １）明細９Ｆ３頁１１行ｒ１０１６倍」を「１．０１６
倍」と訂正する。 ２）同３頁１４行「１０４」をｒｌ１４Ｊと訂正する。 ３）同３頁１５行ｒｌｌ　８Ｊをｒ１２８Ｊと訂正する
。 ４）同６頁下から１１行「μ２２」を「μ２５５」と訂
正する。 ５）同８頁９行「１」を削除する０ ６）同９頁１行ｒ２２８ａ、Ｊをｒ２２８ａ２Ｊ　　と
訂正する。 ７）同９頁２行ｒ　２２８ａ２　Ｊを「２２８ａ、」　
　と訂正する。 ８）同１２頁末行「性」を削除する。

Claims (1)

1. 【特許請求の範囲】 単位容量Ｃの２のべき乗でそれぞれ重み付けされた２°
   Ｃ、２１Ｃ、・・・・・・２Ｌ−ＩＣの容量を有するｔ
   ビットの第１のコンデンサアレイの上部端子と２　Ｃ。 ２１Ｃ１・・・・・・２ｍ−〇〇の容量を有するｍビッ
   トの第２のコンデンサアレイの上部端子間に単位容量の
   分割用の容置を接続し、上記第１のコンデンサアレイお
   よび第２のコンデンサアレイのすべての各下部端子から
   スイッチにより結合された第１の共通端子と第２の共通
   端子を所定ビットのＰＣＭ入力信号のうちの１ビツトの
   極性に応じて切換スイッチＢす換えることにより基準電
   源と接地に切り換え、上記第１および第２のコンデンサ
   アレイおよびスイッチとによシ形成されて上記第２のコ
   ンデンサプレイの２　Ｉｎ−Ｉ　Ｃの容量を最大の重み
   付けのＭＳＢとするとともに上記第１のコンデンサアレ
   イの２Ｃの容量を最小の重み付けのＬ８Ｂとした（　ｍ
   　＋１　）ビット直線ディジタル−アナログ変換回路を
   構成し、上記（ｍ＋ｔ）ビットのコンデンサアレイの上
   部端子のリセット時にｎビット目の容量の下部端子全上
   記第２の共通端子へ接続しかつ他のすべてのビットの容
   置の下部端子を上記第１の共通端子へ供給する手段を設
   け、リセット後に上記ＰＣＭ入力信号の残りのビットを
   非直線−直線コード変換して上記（ｍ　＋Ｌ　）ビット
   直線ディジタル−アナログ変換回路に対して（ｍ十ｔ）
   ビット直線ディジタル−アナログ変換を行わせる回路を
   設けてなることを特徴とする非直線符号器・復号器。