JPS607420B2 - 符号変換器 - Google Patents
符号変換器Info
- Publication number
- JPS607420B2 JPS607420B2 JP52100927A JP10092777A JPS607420B2 JP S607420 B2 JPS607420 B2 JP S607420B2 JP 52100927 A JP52100927 A JP 52100927A JP 10092777 A JP10092777 A JP 10092777A JP S607420 B2 JPS607420 B2 JP S607420B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- segment
- code
- mantissa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007781 pre-processing Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 241000545760 Unio Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/50—Conversion to or from non-linear codes, e.g. companding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明はＰＣＭ（ＰｕｌｓｅＣｏｄｅＭｏｄのａｔｉｏ
ｎ）符号を非線形ＰＣＭ符号に変換するための符号変換
器に関する。
ｎ）符号を非線形ＰＣＭ符号に変換するための符号変換
器に関する。
音声周波信号を対象とするＰＣＭ方式では、小振幅領域
は細かく、大振幅領域は粗く童子化する非線形符号化を
行なっている。
は細かく、大振幅領域は粗く童子化する非線形符号化を
行なっている。
Ｃ．Ｃ．１．Ｔ．Ｔ．（Ｔｈｅ ｌｎｔｅｍａｔｉｏｎ
ｅＩ Ｔｅｌｅｇｒａｐｈａｎｄ Ｔｅｌｅｐｈｏｎｅ
Ｃｏｎｓ山にｔｉｖｅ ＣｏｍｍＭｅｅ）では、商用
品質の音声周波信号の符号化には、８ビットのＡ法則ま
たはＡ法則の折線圧伸符号を用いるべきであることを勧
告している（Ｃ．Ｃ．１．Ｔ．Ｔ＊Ｒｅｃｏｎｍｅｎｄ
ａｔｉｏｎ Ｇ．７１１，１９７３年ｌｎにｒＭｔｉｏ
ｎａＩＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏ
ｎ 発行のＣ．Ｃ．１．Ｔ．Ｔ．Ｆｉｒ仇 ＰｉｅＭｒ
ｙ Ａｓｓｅｍｂｌｙ Ｇｒｅｅｎ Ｂｏｏｋ ＶｏＭ
ｍｅｍ−２）。
ｅＩ Ｔｅｌｅｇｒａｐｈａｎｄ Ｔｅｌｅｐｈｏｎｅ
Ｃｏｎｓ山にｔｉｖｅ ＣｏｍｍＭｅｅ）では、商用
品質の音声周波信号の符号化には、８ビットのＡ法則ま
たはＡ法則の折線圧伸符号を用いるべきであることを勧
告している（Ｃ．Ｃ．１．Ｔ．Ｔ＊Ｒｅｃｏｎｍｅｎｄ
ａｔｉｏｎ Ｇ．７１１，１９７３年ｌｎにｒＭｔｉｏ
ｎａＩＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏ
ｎ 発行のＣ．Ｃ．１．Ｔ．Ｔ．Ｆｉｒ仇 ＰｉｅＭｒ
ｙ Ａｓｓｅｍｂｌｙ Ｇｒｅｅｎ Ｂｏｏｋ ＶｏＭ
ｍｅｍ−２）。
このような折線圧伸形の非線形ＰＣＭ符号は、線形ＰＣ
Ｍ符号との対応が数字的に正確に定義されており、非線
形ＰＯＭ符号を線形ＰＣＭ符号に変換する（伸張）ある
いは線形ＰＣＭ符号から非線形ＰＣＭ符号を得る（圧縮
）等の操作がディジタルに容易に行なえるという特徴が
ある。
Ｍ符号との対応が数字的に正確に定義されており、非線
形ＰＯＭ符号を線形ＰＣＭ符号に変換する（伸張）ある
いは線形ＰＣＭ符号から非線形ＰＣＭ符号を得る（圧縮
）等の操作がディジタルに容易に行なえるという特徴が
ある。
第１表は、線形ＰＣＭ符号とＡ法則折線圧伸符号との対
応関係、第２表は線形符号ＰＣＭに３２を加える前処理
を施した後の線形符号とｒ法則折線圧伸符号との対応関
係をそれぞれ示すものである。
応関係、第２表は線形符号ＰＣＭに３２を加える前処理
を施した後の線形符号とｒ法則折線圧伸符号との対応関
係をそれぞれ示すものである。
第１表
第２表
表中ｂ，，ｂ２，…，ｑ４が線形ＰＣＭ符号の各ディジ
ット、Ｂ，，Ｂ２，・・・，Ｂ８が非線形ＰＣＭ符号の
各ディジットを表わす。
ット、Ｂ，，Ｂ２，・・・，Ｂ８が非線形ＰＣＭ符号の
各ディジットを表わす。
ＳＩ，Ｓ２，…，Ｓ８の行は符号の表わす領域の区分け
を示し、ここではセグメソトと称することとする。表中
Ｐは極性ビット、Ｗ，×，Ｙ，Ｚ，■は２進符号０また
は１を表わす。■は変換の都合上任意の値（１または０
）に選ぶことができる。第１表もしくは第２表に従って
、非線形ＰＣＭ符号を線形ＰＣＭ符号に変換することは
、講出し専用メモリ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ：
ＲＯＭ）を用いれば簡単にできる。
を示し、ここではセグメソトと称することとする。表中
Ｐは極性ビット、Ｗ，×，Ｙ，Ｚ，■は２進符号０また
は１を表わす。■は変換の都合上任意の値（１または０
）に選ぶことができる。第１表もしくは第２表に従って
、非線形ＰＣＭ符号を線形ＰＣＭ符号に変換することは
、講出し専用メモリ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ：
ＲＯＭ）を用いれば簡単にできる。
これは、ある８ビットの符号Ｂ，＆，・・・，Ｂ８をア
ドレス入力とするＰＯＭを用い、そのアドレス位置に第
１表もしくは第２表の符号対応則に従ったデータを格納
しておけばよく、必要とされるＲＯＭの容量もがｉ２５
６ワードにすぎないためである。例えば、第２表に従う
と（ＰＯＯＯＷＸＹＺ）なるアドレスは総計３２通りあ
るが「その各アドレスに（ＰＯＯＯＯＯＯＯＩＷＸＹＺ
）なる符号を格納しておけばよい。しかし、逆に、線形
ＰＣＭ符号を非線形ＰＣＭ符号に変換する場合に、全て
の対応関係を直接ＲＯＭにストアしておく方法は能率的
でない。
ドレス入力とするＰＯＭを用い、そのアドレス位置に第
１表もしくは第２表の符号対応則に従ったデータを格納
しておけばよく、必要とされるＲＯＭの容量もがｉ２５
６ワードにすぎないためである。例えば、第２表に従う
と（ＰＯＯＯＷＸＹＺ）なるアドレスは総計３２通りあ
るが「その各アドレスに（ＰＯＯＯＯＯＯＯＩＷＸＹＺ
）なる符号を格納しておけばよい。しかし、逆に、線形
ＰＣＭ符号を非線形ＰＣＭ符号に変換する場合に、全て
の対応関係を直接ＲＯＭにストアしておく方法は能率的
でない。
これは、１２ｂｉｔ（Ａ法則）または１沙ｉｔ（ム法則
）の線形ＰＣＭ符号の全ての組合せに対応したＲＯＭア
ドレスを用意するには？２ワードもしくはぞ３ワードと
いう大容量のＲＯＭを必要とするためである。本発明の
目的はこのように大容量のＲＯＭを必要とせずに線形Ｐ
ＣＭ符号を非線形ＰＣＭ符号に変換することのできる符
号変換器を提供することにある。
）の線形ＰＣＭ符号の全ての組合せに対応したＲＯＭア
ドレスを用意するには？２ワードもしくはぞ３ワードと
いう大容量のＲＯＭを必要とするためである。本発明の
目的はこのように大容量のＲＯＭを必要とせずに線形Ｐ
ＣＭ符号を非線形ＰＣＭ符号に変換することのできる符
号変換器を提供することにある。
本発明の別の目的は小形化かつ経済化の容易な線形ＰＣ
Ｍ符号−非線形ＰＣＭ符号の符号変換器を提供すること
にある。
Ｍ符号−非線形ＰＣＭ符号の符号変換器を提供すること
にある。
本発明の符号変換器は、原アナログ信号のサンプル値の
それぞれについてそのサンプル値の極性を表わす極性ビ
ットとそのサンプル値の絶対値を表わす複数の絶対値ビ
ットとからなる直線符号信号を前記極性ビットと前記原
信号のサンプル値の属するセグメントを表わす複数のセ
グメントビットと前記サンプル値が前記セグメント内の
どの位置に存在するかを表わす仮数ビットからなる非直
線符号信号に変換する符号変換器において、前記直線符
号の供給を受ける複数の入力端子と、前記絶対値ビット
のうちの予め定めた複数ビットからなる第１ビットグル
ープによりアドレスされ前記第１ビットグループから前
記セグメントビットを決定するセグメントビット決定ル
ールを記憶する第１の議出し専用メモリ手段と、前記第
１ビットグループ内の一部のビット群を共通に含む前記
絶対値ビットの他の複数ビットからなる第２ビットグル
ープによりアドレスされ、前記第２ビットグループから
前記仮数ビットを決定する第１の仮数ビットルールを記
憶する第２の議出し専用メモリ手段と、前記第１ビット
グループによりアドレスされ前記第１ビットグループか
ら仮数ビットを決定する第２の仮数ビット決定ルールを
記憶する第３の謙出し専用メモリ手段と、前記第１の議
出し専用メモリ手段から出力されるセグメントビットの
うちの最上位ビットの値に応じて前記第２および第３の
議出し専用メモリ手段を選択する選択手段とから構成さ
れたことを特徴としている。
それぞれについてそのサンプル値の極性を表わす極性ビ
ットとそのサンプル値の絶対値を表わす複数の絶対値ビ
ットとからなる直線符号信号を前記極性ビットと前記原
信号のサンプル値の属するセグメントを表わす複数のセ
グメントビットと前記サンプル値が前記セグメント内の
どの位置に存在するかを表わす仮数ビットからなる非直
線符号信号に変換する符号変換器において、前記直線符
号の供給を受ける複数の入力端子と、前記絶対値ビット
のうちの予め定めた複数ビットからなる第１ビットグル
ープによりアドレスされ前記第１ビットグループから前
記セグメントビットを決定するセグメントビット決定ル
ールを記憶する第１の議出し専用メモリ手段と、前記第
１ビットグループ内の一部のビット群を共通に含む前記
絶対値ビットの他の複数ビットからなる第２ビットグル
ープによりアドレスされ、前記第２ビットグループから
前記仮数ビットを決定する第１の仮数ビットルールを記
憶する第２の議出し専用メモリ手段と、前記第１ビット
グループによりアドレスされ前記第１ビットグループか
ら仮数ビットを決定する第２の仮数ビット決定ルールを
記憶する第３の謙出し専用メモリ手段と、前記第１の議
出し専用メモリ手段から出力されるセグメントビットの
うちの最上位ビットの値に応じて前記第２および第３の
議出し専用メモリ手段を選択する選択手段とから構成さ
れたことを特徴としている。
また、本発明の符号変換器は原アナログ信号のサンプル
値のそれぞれについてそのサンプル値極性を表わす極性
ビットとそのサンプル値の絶対値を表わす複数の絶対値
ビットとからなる直線符号を前記磁性ビットと前記原信
号のサンプル値の属するセグメントを表わす複数のセグ
メントビットと前記サンプル値が前記セグメント内のど
の位置に存在するかを表わす仮数ビットとからなる非直
線符号信号に変換する符号変換器において、前記直線符
号信号の供給を受け複数の入力端子と、前記絶対値ビッ
トのうちの予め定めた複数ビットからなる第１ビットグ
ループによりアドレスされ前記第１ビットグループから
前記複数のセグメントビットおよび前記複数の仮数ビッ
トを決定する第１のセグメントビット決定ルールおよび
第１の仮数ビットルールが記憶される第１の論出し専用
メモリ手段と、前記第１ビットグループ内の一部のビッ
ト群を共通に含む前記絶対値ビットの他の複数ビットか
らなる第２ビットグループによりアドレスされ前記第２
ビットグループから前記複数のセグメントビットおよび
前記複数の仮数ビットを決定する第２のセグメントビッ
ト決定ルールおよび第２の仮数ビットルールが記憶され
ている第２の論出し専用メモリ手段と、前記第１ビット
グループに基づいて第１および第２の議出し専用メモリ
手段を切換えるための切換手段とから構成されたことを
特徴としている。以下に図面を用いて本発明の符号変換
器を詳細に説明する。
値のそれぞれについてそのサンプル値極性を表わす極性
ビットとそのサンプル値の絶対値を表わす複数の絶対値
ビットとからなる直線符号を前記磁性ビットと前記原信
号のサンプル値の属するセグメントを表わす複数のセグ
メントビットと前記サンプル値が前記セグメント内のど
の位置に存在するかを表わす仮数ビットとからなる非直
線符号信号に変換する符号変換器において、前記直線符
号信号の供給を受け複数の入力端子と、前記絶対値ビッ
トのうちの予め定めた複数ビットからなる第１ビットグ
ループによりアドレスされ前記第１ビットグループから
前記複数のセグメントビットおよび前記複数の仮数ビッ
トを決定する第１のセグメントビット決定ルールおよび
第１の仮数ビットルールが記憶される第１の論出し専用
メモリ手段と、前記第１ビットグループ内の一部のビッ
ト群を共通に含む前記絶対値ビットの他の複数ビットか
らなる第２ビットグループによりアドレスされ前記第２
ビットグループから前記複数のセグメントビットおよび
前記複数の仮数ビットを決定する第２のセグメントビッ
ト決定ルールおよび第２の仮数ビットルールが記憶され
ている第２の論出し専用メモリ手段と、前記第１ビット
グループに基づいて第１および第２の議出し専用メモリ
手段を切換えるための切換手段とから構成されたことを
特徴としている。以下に図面を用いて本発明の符号変換
器を詳細に説明する。
第１図は本発明の符号変換器の適用方法を説明するため
の図で、参照数字１００が入力線形ＰＣＭ符号、参照数
字１０１が前処理回路、参照数字１０２が前処理後の線
形ＰＣＭ符号の絶対値ビット、参照数字ｉ０３が極性ビ
ット、参照数字１０４が符号変換器、参照数字１０５が
非線形ＰＣＭ符号の絶対値ビット出力である。
の図で、参照数字１００が入力線形ＰＣＭ符号、参照数
字１０１が前処理回路、参照数字１０２が前処理後の線
形ＰＣＭ符号の絶対値ビット、参照数字ｉ０３が極性ビ
ット、参照数字１０４が符号変換器、参照数字１０５が
非線形ＰＣＭ符号の絶対値ビット出力である。
入力線形符号１００が（樋性十絶対値）表示でない場合
には、前処理回路１０１において（極性＋絶対値）表示
に変換される。
には、前処理回路１０１において（極性＋絶対値）表示
に変換される。
また、ム法則に変換する場合には、入力線形符号の絶対
値に十３２を加える（ｂ，４のデイジットを〆の重みと
する）操作が前処理回路１０１において行なわれる。こ
のようにして得られた線形符号の絶対値ビット１０２が
符号変換器１０４において非線形符号の絶対値ビット１
０５に変換される。このような構成において符号変換器
１０４を直接ＲＯＭで実現すると、Ａ法則の場合で公１
＝２０４８ワード、仏法則の場合で？２＝４０９６ワー
ドのＲＯＭ容量を必要とする。
値に十３２を加える（ｂ，４のデイジットを〆の重みと
する）操作が前処理回路１０１において行なわれる。こ
のようにして得られた線形符号の絶対値ビット１０２が
符号変換器１０４において非線形符号の絶対値ビット１
０５に変換される。このような構成において符号変換器
１０４を直接ＲＯＭで実現すると、Ａ法則の場合で公１
＝２０４８ワード、仏法則の場合で？２＝４０９６ワー
ドのＲＯＭ容量を必要とする。
第２図は２５６ワードのＲＯＭ針固でこれと同一の機能
を実現できる本発明の符号変換器の第１の実施例を示す
。
を実現できる本発明の符号変換器の第１の実施例を示す
。
入力線形符号１０２（ｂ２，ｂ３，・・−，ｂ，３）は
まず上位デイジツトグループ１（ｂ２，ｂ３，…，ｂ９
）と下位ディジツトグルーブ２（Ｑ，ｂ７，…，ｂ，３
）とに２分割される。
まず上位デイジツトグループ１（ｂ２，ｂ３，…，ｂ９
）と下位ディジツトグルーブ２（Ｑ，ｂ７，…，ｂ，３
）とに２分割される。
４デイジツトｂ６，ｂ，Ｑ，ｂ９は上位デイジツトグル
ープーと下位デイジツトグループ２との両方に共通に含
まれる。
ープーと下位デイジツトグループ２との両方に共通に含
まれる。
参照数字２００，２０１および２０２は２５６ワード×
４ビットのＲＯＭ（２０２は１２８ワード×４ビットの
ＲＯＭでもよい）であり、ＲＯＭ２００および２０１は
上位ディジツトグループーによりアドレス指定され「Ｒ
ＯＭ２０２は下位デイジツトグループ２によりアドレス
指定される。ＲＯＭ２００のアドレス入力ＡＤには、８
ビットの符号Ｑ，広，・・…０，ｂ９が入力されるが、
この８ビットの符号で表わされる多＝２５６通りの符号
パターンを第１表もしくは第２表に示す８組のセグメン
トＳＩ，Ｓ２，・・…０，Ｓ８に分類し、各セグメント
毎に同一の出力を与えることにする。
４ビットのＲＯＭ（２０２は１２８ワード×４ビットの
ＲＯＭでもよい）であり、ＲＯＭ２００および２０１は
上位ディジツトグループーによりアドレス指定され「Ｒ
ＯＭ２０２は下位デイジツトグループ２によりアドレス
指定される。ＲＯＭ２００のアドレス入力ＡＤには、８
ビットの符号Ｑ，広，・・…０，ｂ９が入力されるが、
この８ビットの符号で表わされる多＝２５６通りの符号
パターンを第１表もしくは第２表に示す８組のセグメン
トＳＩ，Ｓ２，・・…０，Ｓ８に分類し、各セグメント
毎に同一の出力を与えることにする。
すなわち、セグメントＳＩに属する入力符号に対しては
ＲＯＭ出力端子（０２，０３，０４）を通じて（Ｂ２，
＆，Ｂ４）に（０，０，０）を出力し、セグメントＳ２
に属する入力符号に対しては（０，０，１）を出力する
。ＲＯＭ２００の残りの出力端子０１には０２と補符号
の信号が出力される。ＲＯＭ２００のチップ選択入力Ｃ
Ｓには地気が与えられ、常に出力端子を活性状態に保持
しておく。ＲＯＭ２０１のアドレス入力ＡＤにはＲＯＭ
２００と同じ上位ディジットグループ１の符号が与えら
れ、チップ選択入力ＣＳにはＲＯＭ２００の出力０１か
らの出力信号＆が与えられる。
ＲＯＭ出力端子（０２，０３，０４）を通じて（Ｂ２，
＆，Ｂ４）に（０，０，０）を出力し、セグメントＳ２
に属する入力符号に対しては（０，０，１）を出力する
。ＲＯＭ２００の残りの出力端子０１には０２と補符号
の信号が出力される。ＲＯＭ２００のチップ選択入力Ｃ
Ｓには地気が与えられ、常に出力端子を活性状態に保持
しておく。ＲＯＭ２０１のアドレス入力ＡＤにはＲＯＭ
２００と同じ上位ディジットグループ１の符号が与えら
れ、チップ選択入力ＣＳにはＲＯＭ２００の出力０１か
らの出力信号＆が与えられる。
また、ＲＯＭ２０２のアドレス入力ＡＤにはある下位デ
ィジツトグループＱ，〇，…，ｂ，３の符号が与えられ
、チップ選択入力ＣＳには、ＲＯＭ２００の出力０２か
らの出力符号Ｂ２が与えられる。
ィジツトグループＱ，〇，…，ｂ，３の符号が与えられ
、チップ選択入力ＣＳには、ＲＯＭ２００の出力０２か
らの出力符号Ｂ２が与えられる。
Ａ法則の非線形符号に変換する場合にはｑ３はどのセグ
メントにおいても１または０何れの値でも任意にとって
よいので省略してもよい。この場合、ＲＯＭ２０２に要
求されるワード容量は１２８でよいことになる。ＲＯＭ
２０１および２０２は出力符号Ｂ２または＆でチップ選
択されるので、何れか一方のみが活性状態になる。
メントにおいても１または０何れの値でも任意にとって
よいので省略してもよい。この場合、ＲＯＭ２０２に要
求されるワード容量は１２８でよいことになる。ＲＯＭ
２０１および２０２は出力符号Ｂ２または＆でチップ選
択されるので、何れか一方のみが活性状態になる。
ＲＯＭ２０１の出力端子とＲＯＭ２０２の出力端子は共
通に接続されて、非線形符号馬，Ｂ６，…，Ｂ８を発生
する。このような構成により線形符号Ｑ？Ｑ，…Ｌ３が
非線形符号Ｂ２，Ｂ３，・・・，＆に符号変換されるこ
とは第１表もしくは第２表を参照して容易に理解できる
。
通に接続されて、非線形符号馬，Ｂ６，…，Ｂ８を発生
する。このような構成により線形符号Ｑ？Ｑ，…Ｌ３が
非線形符号Ｂ２，Ｂ３，・・・，＆に符号変換されるこ
とは第１表もしくは第２表を参照して容易に理解できる
。
第１表と第２表の差異は第１セグメントＳＩの定義の仕
方のみにあるので「以下第１表に従って説明する。まず
、８ビット（Ｑ，広……，Ｑ）をみれば８組のセグメン
トＳＩ，Ｓ２，……Ｓ８の区別ができることは明らかで
あり、各セグメントに対応するＲＯＭのアドレスエリア
に（０００），（００１）？・・・…（１１１）なる符
号をストアしておけば、そのストアされた値がセグメン
ト番号（Ｂ２，＆，Ｂ４）を与えることになる。
方のみにあるので「以下第１表に従って説明する。まず
、８ビット（Ｑ，広……，Ｑ）をみれば８組のセグメン
トＳＩ，Ｓ２，……Ｓ８の区別ができることは明らかで
あり、各セグメントに対応するＲＯＭのアドレスエリア
に（０００），（００１）？・・・…（１１１）なる符
号をストアしておけば、そのストアされた値がセグメン
ト番号（Ｂ２，＆，Ｂ４）を与えることになる。
出力符号Ｂ２＝１のとき、前述のように、ＲＯＭ２０１
がチップ選択されるが、出力符号＆＝１であることはセ
グメントがＳ５以上Ｓ８以下であることを意味する。Ｒ
ＯＭ２０１には入力符号Ｑ，公，・・・，ｂ９がアドレ
スとして入力されており、出力符号Ｂ，Ｂ６，Ｂ７，＆
を出力すべき符号Ｗ，Ｘ，Ｙ，Ｚがアドレスに含まれて
いるのでどのセグメントが指定された場合でも出力符号
Ｂ，馬，Ｂ７，Ｂ８を与えるべく符号Ｗ，×，Ｙ，Ｚの
値を正しく出力することができる。出力符号Ｂ２＝０の
ときＲＯＭ２０２がチップ選択される。ＲＯＭ２０２に
は入力符号広，０，・・・，ｂ，３がアドレスとして入
力されており、出力符号Ｂ５，氏，Ｂ，Ｂ８を出力すべ
き、符号Ｗ，Ｘ，Ｙ，Ｚが全てこのアドレス符号内に含
まれており、セグメントＳＩ，Ｓ２，Ｓ３Ｓ４のどれが
指定された場合でも出力符号Ｂ５，Ｂ９，Ｂ，馬を与え
る符号Ｗ，Ｘ，Ｙ，Ｚの値を正しく出力することができ
る。以上第２図の実施例について詳細に説明したように
、本発明によれば２５６×４のＲＯＭ３個（正確には２
５６×４のＲＯＭ２個と２５６×４または１２８×４の
ＲＯＭＩ個）を用いるだけで線形−非線形符号変換がで
きる。第３図は本発明の別の実施例を示す図であり、図
中、参照数字３００および３０１がＲＯＭ３０２が２一
１選択回路である。
がチップ選択されるが、出力符号＆＝１であることはセ
グメントがＳ５以上Ｓ８以下であることを意味する。Ｒ
ＯＭ２０１には入力符号Ｑ，公，・・・，ｂ９がアドレ
スとして入力されており、出力符号Ｂ，Ｂ６，Ｂ７，＆
を出力すべき符号Ｗ，Ｘ，Ｙ，Ｚがアドレスに含まれて
いるのでどのセグメントが指定された場合でも出力符号
Ｂ，馬，Ｂ７，Ｂ８を与えるべく符号Ｗ，×，Ｙ，Ｚの
値を正しく出力することができる。出力符号Ｂ２＝０の
ときＲＯＭ２０２がチップ選択される。ＲＯＭ２０２に
は入力符号広，０，・・・，ｂ，３がアドレスとして入
力されており、出力符号Ｂ５，氏，Ｂ，Ｂ８を出力すべ
き、符号Ｗ，Ｘ，Ｙ，Ｚが全てこのアドレス符号内に含
まれており、セグメントＳＩ，Ｓ２，Ｓ３Ｓ４のどれが
指定された場合でも出力符号Ｂ５，Ｂ９，Ｂ，馬を与え
る符号Ｗ，Ｘ，Ｙ，Ｚの値を正しく出力することができ
る。以上第２図の実施例について詳細に説明したように
、本発明によれば２５６×４のＲＯＭ３個（正確には２
５６×４のＲＯＭ２個と２５６×４または１２８×４の
ＲＯＭＩ個）を用いるだけで線形−非線形符号変換がで
きる。第３図は本発明の別の実施例を示す図であり、図
中、参照数字３００および３０１がＲＯＭ３０２が２一
１選択回路である。
参照数字１，２，参照英字＆，Ｂ，・・・，＆は第２図
の実施例と同義である。第３図の実施例では、ＲＯＭの
チップ選択入力を制御する代りにＲＯＭ３００と３０１
の出力を選択回路３０２で切換えることによって出力符
号公，＆，Ｂ，Ｂ８を得ている。選択回路３０２でＲＯ
Ｍ３００の出力をとるかＲＯＭ３０１の出力をとるかは
出力珍によって決められる。ＲＯＭ３０１の内容は第２
図のＲＯＭ２０２と同機でよい。ＲＯＭ３００は２５６
６ワード×７ビットの容量を必要とし、出力０４，０５
，０６，０７に対応するメモリエリアには第２図のＲＯ
Ｍ２０１と同じ内容をストアしておけばよく、出力０１
，０２，０３に対応するメモリエリアには第２図のＲＯ
Ｍ２００の出力０２，０３，０４に対応するメモリエリ
アと同一の内容をストアしておけばよい。ＲＯＭ３００
を２５６ワード×４ビットのＲＯＭ２個で実現すること
ももちろん可能である。第４図は本発明の第３の実施例
を示す図であり、本発明の変換器はＲＯＭ４００，ＲＯ
Ｍ４０１およびＯＲ回路４０２，４０３，４０４，４０
５により構成される。
の実施例と同義である。第３図の実施例では、ＲＯＭの
チップ選択入力を制御する代りにＲＯＭ３００と３０１
の出力を選択回路３０２で切換えることによって出力符
号公，＆，Ｂ，Ｂ８を得ている。選択回路３０２でＲＯ
Ｍ３００の出力をとるかＲＯＭ３０１の出力をとるかは
出力珍によって決められる。ＲＯＭ３０１の内容は第２
図のＲＯＭ２０２と同機でよい。ＲＯＭ３００は２５６
６ワード×７ビットの容量を必要とし、出力０４，０５
，０６，０７に対応するメモリエリアには第２図のＲＯ
Ｍ２０１と同じ内容をストアしておけばよく、出力０１
，０２，０３に対応するメモリエリアには第２図のＲＯ
Ｍ２００の出力０２，０３，０４に対応するメモリエリ
アと同一の内容をストアしておけばよい。ＲＯＭ３００
を２５６ワード×４ビットのＲＯＭ２個で実現すること
ももちろん可能である。第４図は本発明の第３の実施例
を示す図であり、本発明の変換器はＲＯＭ４００，ＲＯ
Ｍ４０１およびＯＲ回路４０２，４０３，４０４，４０
５により構成される。
この実施例は第３図の実施例における選択回路３０２の
役割をＯＲ回路４０２，・・・，４０５とＲＯＭ４０１
へのチップ選択信号の入力で層換えたものである。出力
符号＆＝０のとき、すなわち、セグメントＳＩ，Ｓ２，
Ｓ３，Ｓ４に属する線形符号が入力されたときには、Ｒ
ＯＭ４００の出力０４，０５，００ ０７にはぃ０″が
出力されるようにＲＯＭ４００がプログラムされており
、このとき「ＲＯＭ４０１が活性化されるから、出力符
号Ｂ，＆，Ｂ７，＆はＲＯＭ４０１の出力となり、第２
図，第３図と等しい動作が行なわれる。第５図は本発明
のさらに別の実施例を示す図で、本発明の変換器は、Ｒ
ＯＭ５００，５０１，ＮＯＲ回路５０２およびＮＯＴ回
路５０３から構成される。
役割をＯＲ回路４０２，・・・，４０５とＲＯＭ４０１
へのチップ選択信号の入力で層換えたものである。出力
符号＆＝０のとき、すなわち、セグメントＳＩ，Ｓ２，
Ｓ３，Ｓ４に属する線形符号が入力されたときには、Ｒ
ＯＭ４００の出力０４，０５，００ ０７にはぃ０″が
出力されるようにＲＯＭ４００がプログラムされており
、このとき「ＲＯＭ４０１が活性化されるから、出力符
号Ｂ，＆，Ｂ７，＆はＲＯＭ４０１の出力となり、第２
図，第３図と等しい動作が行なわれる。第５図は本発明
のさらに別の実施例を示す図で、本発明の変換器は、Ｒ
ＯＭ５００，５０１，ＮＯＲ回路５０２およびＮＯＴ回
路５０３から構成される。
第５図において、ＮＯＲ回路５０２には入力符号Ｑ，広
，ｂ４，広が入力されるから、その出力は馬に等しい。
，ｂ４，広が入力されるから、その出力は馬に等しい。
ＲＯＭ５００はＢ２＝１，すなわち、セグメントＳ５，
Ｓ６，Ｓ７，Ｓ８に対する符号変換を行ない、ＲＯＭ５
０１は＆＝０，すなわち、セグメントＳＩ，Ｓ２，Ｓ３
，Ｓ４に対する符号変換を行なう。ＲＯＭ５００と５０
１の選択はＮＯＲ回路５０２の出力によって行なわれる
。なお、第５図では出力符号Ｂ２をＲＯＭ５００，５０
１の出力０１からとっているがＮＯＴ回路５０３の出力
を直接用いてもよいことは云うまでもない。なお「 仏
法別の場合、前処理回路で予め３２を加えるものとした
が、これは単に線形符号と非線形符号との対応を第２表
に示すように８組のセグメントに分類したとき各セグメ
ントの分類及び対応が規則的になるようにする便宜上の
処理にすぎず、３２を加える前の符号に対しても符号毎
にどのセグメントに属しどのような符号変換がなされる
べきかは一義的に決定されるから、ＲＯＭへの記憶内容
の変更により３２を加える前処理を不要にすることもで
きる。
Ｓ６，Ｓ７，Ｓ８に対する符号変換を行ない、ＲＯＭ５
０１は＆＝０，すなわち、セグメントＳＩ，Ｓ２，Ｓ３
，Ｓ４に対する符号変換を行なう。ＲＯＭ５００と５０
１の選択はＮＯＲ回路５０２の出力によって行なわれる
。なお、第５図では出力符号Ｂ２をＲＯＭ５００，５０
１の出力０１からとっているがＮＯＴ回路５０３の出力
を直接用いてもよいことは云うまでもない。なお「 仏
法別の場合、前処理回路で予め３２を加えるものとした
が、これは単に線形符号と非線形符号との対応を第２表
に示すように８組のセグメントに分類したとき各セグメ
ントの分類及び対応が規則的になるようにする便宜上の
処理にすぎず、３２を加える前の符号に対しても符号毎
にどのセグメントに属しどのような符号変換がなされる
べきかは一義的に決定されるから、ＲＯＭへの記憶内容
の変更により３２を加える前処理を不要にすることもで
きる。
例えば、３２を加える前処理を行なったときのセグメン
トＳ２に属する（Ｑ，ｂ３，……，０，ｂ８，ｂ）の値
は（０，０，……，０，１，０）と（０，０，……，０
，１，１）とであるが、３２を加える前処理を行なわな
ければ（０，○，・・・・・・，○，０，１）と（０，
０，・・・・・・，○，１，０）とがセグメントＳ２に
属することになるにすぎない。後者の場合でも（＆，Ｂ
３，Ｂ４）が（０，０，１）となるようにＲＯＭへの記
憶内容を変更するには何の困難もない。また、下位ディ
ジットグループで（Ｂ５，＆，Ｂ７，Ｂ８）を出力する
場合も同様である。すなわち、３２を加える前処理を行
なった符号に対しては（Ｑ，０，ｂ８，ｂ，ｑ。，ｂ，
．，ｂ，２，ｂ“）の値が（０，０，１，０，Ｘ，Ｙ，
Ｚ，■）と（０，０，１，１，Ｘ，Ｙ，Ｚ，■）とのと
き、これらの値はセグメントＳ２に属し、そのときの出
力（＆，Ｂ６，Ｂ７，Ｂ８）がそれぞれ（０，Ｘ，Ｙ，
Ｚ）と（０，Ｘ，Ｙ，Ｚ）とになるのに対し、前記前処
理を行なわないときには（０，０，０，１，Ｘ，Ｙ，Ｚ
，■）とく０，０，１，０，×，Ｙ，Ｚ，■）とがセグ
メントＳ２に属することになる。後者の場合にも出力（
Ｂ５，Ｂ６，Ｂ７，＆）としてそれぞれ（０，Ｘ，Ｙ，
Ｚ）と（１，×，Ｙ，Ｚ）とを得るのは単にＲＯＭへの
記憶内容の変更によって実現可能である。以上詳細に説
明したように本発明の符号変換器を用いると、少ないＲ
ＯＭ容量で線形ＰＣＭ符号を非線形ＰＣＭ符号に変換す
ることが可能となり、符号変換器の小形化、低価格化お
よび低消量電力化に資するところ大である。
トＳ２に属する（Ｑ，ｂ３，……，０，ｂ８，ｂ）の値
は（０，０，……，０，１，０）と（０，０，……，０
，１，１）とであるが、３２を加える前処理を行なわな
ければ（０，○，・・・・・・，○，０，１）と（０，
０，・・・・・・，○，１，０）とがセグメントＳ２に
属することになるにすぎない。後者の場合でも（＆，Ｂ
３，Ｂ４）が（０，０，１）となるようにＲＯＭへの記
憶内容を変更するには何の困難もない。また、下位ディ
ジットグループで（Ｂ５，＆，Ｂ７，Ｂ８）を出力する
場合も同様である。すなわち、３２を加える前処理を行
なった符号に対しては（Ｑ，０，ｂ８，ｂ，ｑ。，ｂ，
．，ｂ，２，ｂ“）の値が（０，０，１，０，Ｘ，Ｙ，
Ｚ，■）と（０，０，１，１，Ｘ，Ｙ，Ｚ，■）とのと
き、これらの値はセグメントＳ２に属し、そのときの出
力（＆，Ｂ６，Ｂ７，Ｂ８）がそれぞれ（０，Ｘ，Ｙ，
Ｚ）と（０，Ｘ，Ｙ，Ｚ）とになるのに対し、前記前処
理を行なわないときには（０，０，０，１，Ｘ，Ｙ，Ｚ
，■）とく０，０，１，０，×，Ｙ，Ｚ，■）とがセグ
メントＳ２に属することになる。後者の場合にも出力（
Ｂ５，Ｂ６，Ｂ７，＆）としてそれぞれ（０，Ｘ，Ｙ，
Ｚ）と（１，×，Ｙ，Ｚ）とを得るのは単にＲＯＭへの
記憶内容の変更によって実現可能である。以上詳細に説
明したように本発明の符号変換器を用いると、少ないＲ
ＯＭ容量で線形ＰＣＭ符号を非線形ＰＣＭ符号に変換す
ることが可能となり、符号変換器の小形化、低価格化お
よび低消量電力化に資するところ大である。
第１図は本発明の符号変換器の適用方法を示す図および
第２図より第５図までは本発明の４つの実施例を示す図
である。 第１図から第５図において、１００は線形符号入力、１
０１は前処理回路、１０２は前処理後の線形符号絶対値
、１０３は極性ビット、１０４は符号変換器、１０５は
非線形符号出力、２００，２０１，２０２，３００，３
０１，４００，４０１，５００および５０１はＲＯＭ、
３０２は選択回路、４０２，４０３，４０４，４０５は
ＯＲ回路、５０２はＮＯＲ回路、５０３はＮＯＴ回路で
ある。 オー図 才２図 才３図 オ４図 オ５図
第２図より第５図までは本発明の４つの実施例を示す図
である。 第１図から第５図において、１００は線形符号入力、１
０１は前処理回路、１０２は前処理後の線形符号絶対値
、１０３は極性ビット、１０４は符号変換器、１０５は
非線形符号出力、２００，２０１，２０２，３００，３
０１，４００，４０１，５００および５０１はＲＯＭ、
３０２は選択回路、４０２，４０３，４０４，４０５は
ＯＲ回路、５０２はＮＯＲ回路、５０３はＮＯＴ回路で
ある。 オー図 才２図 才３図 オ４図 オ５図
Claims (1)
- 【特許請求の範囲】 １ 原アナログ信号のサンプル値のそれぞれについてそ
のサンプル値の極性を表わす極性ビツトとそのサンプル
値の絶対値を表わす複数の絶対値ビツトとからなる直線
符号信号を前記極性ビツトと前記原信号のサンプル値の
属するセグメントを表わす複数のセグメントビツトと前
記サンプル値が前記セグメント内のどの位置に存在する
かを表わす仮数ビツトとからなる非直線符号信号に変換
する符号変換器において、前記直線符号の供給を受ける
複数の入力端子と、前記絶対値ビツトのうち予め定めた
上位の複数ビツトからなる第１ビツトグループによりア
ドレスされ前記第１ビツトグループから前記セグメント
ビツトを決定するセグメントビツト決定ルールを記憶す
る第１の読出し専用メモリ手段と、前記第１ビツトグル
ープ内の一部のビツト群を共通に含む前記絶対値ビツト
の他の複数ビツトからなる第２ビツトグループによりア
ドレスされ前記第２ビツトグループから前記仮数ビツト
を決定する第１仮数ビツトルールを記憶する第２の読出
し専用メモリ手段と、前記第１ビツトグループによりア
ドレスされ前記第１ビツトグループから仮数ビツトを決
定する第２の仮数ビツト決定ルールを記憶する第３の読
出し専用メモリ手段と、前記第１の読出し専用メモリ手
段から出力されるセグメントビツトのうちの最上位ビツ
トの値に応じて前記第２および第３の読出し専用メモリ
手段からの出力を選択する選択手段とから構成されたこ
とを特徴とする符号変換器。 ２ 前記第１および第３の読出し専用メモリ手段を１つ
の第１の読出し専用メモリ（ＲＯＭ）で構成したことを
特徴とする特許請求の範囲第１記載の符号変換器。 ３ 原アナログ信号のサンプル値のそれぞれについてそ
のサンプル値極性を表わす極性ビツトとそのサンプル値
の絶対値を表わす複数の絶対値ビツトとからなる直線符
号を前記極性ビツトと前記原信号のサンプル値の属する
セグメントを表わす複数のセグメントビツトと前記サン
プル値が前記セグメント内のどの位置に存在するかを表
わす仮数ビツトとからなる非直線符号信号に変換する符
号変換器において、前記直線符号信号の供給を受け複数
の入力端子と、前記絶対値ビツトのうちの予め定めた上
位の複数ビツトからなる第１ビツトグループによりアド
レスされ前記第１ビツトグループから前記複数のセグメ
ントビツトおよび前記複数の仮数ビツトを決定する第１
のセグメントビツト決定ルールおよび第１の仮数ビツト
ルールが記憶されている第１の読出し専用メモリ手段と
、前記第１ビツトグループ内の一部のビツト群を共通に
含む前記絶対値ビツトの他の複数ビツトからなる第２ビ
ツトグループによりアドレスされ前記第２ビツトグルー
プから前記複数のセグメントビツトおよび前記複数の仮
数ビツトを決定する第２のセグメントビツト決定ルール
および第２の仮数ビツトルールが記憶されている第２の
読出し専用メモリ手段と、前記第１ビツトグループに基
づいて前記第１および第２の読出し専用メモリ手段から
の出力を切換えるための切換手段とから構成されたこと
を特徴とする符号変換器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52100927A JPS607420B2 (ja) | 1977-08-22 | 1977-08-22 | 符号変換器 |
| US05/934,985 US4467315A (en) | 1977-08-22 | 1978-08-18 | Digital compandor having nonlinear companding characteristics |
| CA309,719A CA1133142A (en) | 1977-08-22 | 1978-08-21 | Digital compandor having nonlinear companding characteristic |
| US06/069,384 US4393367A (en) | 1977-08-22 | 1979-08-24 | Digital compandor having nonlinear companding characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52100927A JPS607420B2 (ja) | 1977-08-22 | 1977-08-22 | 符号変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5444861A JPS5444861A (en) | 1979-04-09 |
| JPS607420B2 true JPS607420B2 (ja) | 1985-02-25 |
Family
ID=14286975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52100927A Expired JPS607420B2 (ja) | 1977-08-22 | 1977-08-22 | 符号変換器 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US4467315A (ja) |
| JP (1) | JPS607420B2 (ja) |
| CA (1) | CA1133142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0274625U (ja) * | 1988-11-25 | 1990-06-07 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778240A (en) * | 1980-10-31 | 1982-05-15 | Fujitsu Ltd | Pcm data compressing circuit |
| JPS57132442A (en) * | 1981-02-10 | 1982-08-16 | Nec Corp | Pcm signal compression circuit |
| US4621172A (en) * | 1982-12-22 | 1986-11-04 | Nec Corporation | Fast convergence method and system for echo canceller |
| JPS6093682A (ja) * | 1983-10-25 | 1985-05-25 | Sony Corp | デイジタル非線形プリエンフアシス回路 |
| GB2178577B (en) * | 1985-07-27 | 1989-01-11 | Plessey Co Plc | A signal converter |
| JPH0362621A (ja) * | 1989-07-31 | 1991-03-18 | Ricoh Co Ltd | データ変調方式 |
| EP2400677B1 (en) * | 2008-07-30 | 2017-10-18 | Micro Motion, Inc. | Data translation system and method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3694639A (en) * | 1970-04-07 | 1972-09-26 | Pierre A Deschenes | Pulse code modulation digital compandor |
| US3707712A (en) * | 1970-06-10 | 1972-12-26 | Univ Sherbrooke | Converter from delta modulation to pulse code modulation |
| US3863248A (en) * | 1973-01-02 | 1975-01-28 | Univ Sherbrooke | Digital compressor-expander |
| DE2312128A1 (de) * | 1973-03-10 | 1974-09-12 | Dirk Dr Ing Rotthaus | Schaltungsanordnung zur bestimmung des dualen logarithmus einer binaerzahl |
-
1977
- 1977-08-22 JP JP52100927A patent/JPS607420B2/ja not_active Expired
-
1978
- 1978-08-18 US US05/934,985 patent/US4467315A/en not_active Expired - Lifetime
- 1978-08-21 CA CA309,719A patent/CA1133142A/en not_active Expired
-
1979
- 1979-08-24 US US06/069,384 patent/US4393367A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0274625U (ja) * | 1988-11-25 | 1990-06-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4467315A (en) | 1984-08-21 |
| CA1133142A (en) | 1982-10-05 |
| JPS5444861A (en) | 1979-04-09 |
| US4393367A (en) | 1983-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0102609A2 (en) | Digital-analog converter | |
| US3968486A (en) | Analog to digital converter | |
| JPH0253974B2 (ja) | ||
| KR960705403A (ko) | 개선된 rom 필터(an improved rom filter) | |
| US4540973A (en) | Quantizer for a DPCM encoder | |
| US4998219A (en) | Method and apparatus for determining the greatest value of a binary number and for minimizing any uncertainty associated with the determination | |
| JPS6360569B2 (ja) | ||
| US4500869A (en) | Method for conversion of linearly encoded into non-linearly encoded digital signals | |
| EP0280321A3 (en) | Digital-to-analog converter circuit | |
| US4583188A (en) | Digitally controlled electronic function generator | |
| US3882483A (en) | Code converter system and method | |
| KR920019077A (ko) | 디지탈 변조 방식 및 디지탈 변조 장치 | |
| US4467315A (en) | Digital compandor having nonlinear companding characteristics | |
| US5239558A (en) | Pulse code modulation circuit | |
| JP2538769B2 (ja) | 直線−非直線符号変換方法および変換回路 | |
| JPS5871741A (ja) | 符号変換器 | |
| JPH03145887A (ja) | 予測符号化装置 | |
| JPS6239852B2 (ja) | ||
| JPS62132428A (ja) | アナログデイジタル変換器 | |
| JPS6152699A (ja) | デイジタル音声加算器 | |
| JPS58162125A (ja) | コ−ド変換装置 | |
| JP2580895Y2 (ja) | データの非線形変換を伴うデジタル／アナログ変換装置 | |
| JPH0199123A (ja) | ビットシフト回路 | |
| JPS5918520Y2 (ja) | 関数発生装置 | |
| JPH04290012A (ja) | データ変換器 |