JPS60136459A

JPS60136459A - Ｄｔｍｆ信号発生装置

Info

Publication number: JPS60136459A
Application number: JP24411683A
Authority: JP
Inventors: Eiji Masuda; 英司増田; Yasuhiko Fujita; 康彦藤田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-12-26
Filing date: 1983-12-26
Publication date: 1985-07-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、電話通信回線網におけるＤＴＭＦ（デ≠＃
ルトーンマルチプルフリーケンシー）信号発生装置に係
シ、特にブツシュ式電話機のキー操作に応じたＤ　ＴＭ
Ｆ信号を発生して標準的な電話回線に送出するものに関
する。

〔発明の技術的背景とその問題点〕

周知のように、首記の如きＤＴＭＦ信号発生装置は、基
準発振回路から出力される基準クロック信号を、操作さ
れたキーの位置する行及び列毎に規格化された周波数に
までそれぞれ分周し、これら分周信号をそれぞれ異なる
周期のコサイン波形に変換して合成することによ）、１
つのキーに対応したＤＴＭＦ信号を得るようにしている
。

ところが、従来のＤＴＭＦ信号発生装置は、その基準発
振回路から出力される基準クロック信号の周波数が３．
５８　（ＭＨｚ　：）と高いため、消費電流が多く回線
電圧が約３．０〜３．５［Ｖ：）以上でないと発振動作
を行なうことができないものである。ところが、実際の
電話回線においては、回線電圧が１．５〜２．０［Ｖ］
程度にまで降下することがあシ、このような場合、ＤＴ
ＭＦ信号発生装置が動作されなくなるという問題が生じ
る。

さらに、従来のＤ　ＴＭＦ信号発生装置は、消費電流が
多く、分周回路の構成が複雑であるとともに、基準発振
回路に用いられる３、　５８　（ＭＨｚ　）用の水晶振
動子が高価で経済的にも不利になる等、種々の問題を有
しているものである。

そこで、従来より、基準クロック信号の周波数を低くシ
、消費電流を少なくして低電圧でも動作し得るようにす
ることも考えられているが、単純に基準クロック信号の
周波数を低くしてし１うと、キー配列の行及び列毎にそ
れぞれ規格化された周波数にまでクロック信号を分周す
るための分周化の設定が困難にな如、また分周回路自体
の構成もより複雑化し、ひいては精度のよいＤＴＭＦ信
号を得ることができなくなってしまうものである。

このため、従来より、低電圧でも十分安定に動作し得る
とともに、構成簡易にして経済的にも有利となるＤＴＭ
Ｆ信号発生装置の開発が要望されておシ、またこの要望
は、近時、ＤＴＭＦ信号発生装置をＣＭＯ８集積回路化
するという要望ともあいまって、可及的に実現されるこ
とが強く望まれている。

〔発明の目的〕

この発明は上記事情に基づいてなされたもので、低電源
電圧で動作可能であシ、構成簡易にして経済的にも有利
であるとともに、集積回路化を効果的に促進させ得る極
めて良好なりＴＭＦ信号発生装置を提供することを目的
とする。

〔発明の概要〕

すなわち、この発明は、操作キーの種別に対応して基準
周波数信号をそれぞれ二種の規格周波数にまで分周する
とともに該分周周期とほぼ等しい周期をもつサイン波信
号を発生する分周及びサイン波発生手段と、このサイン
波発生手段から出力された両信号を合成して得られたＤ
ＴＭＦ信号を電話回線に送出する合成手段とを有するＤ
ＴＭＦ信号発生装置において、前記サイン波発生手段を
、複数の二安定回路よシなり入力される被分周信号を所
定周期で順次シフトするシフト手段と、このシフト手段
の各二安定回路の出力に対応して互いに異なる第１及び
第２の電圧レベルを選択的に導出する複数のスイッチ手
段と、この複数のスイッチ手段で導出された第１または
第２の電圧レベルがそれぞれ一端に加えられるとともに
他端が共通接続され該共通接続点に前記シフト手段によ
る一巡動作毎に前記第１または第２の電圧レベルが一括
して加えられる複数の容量性素子とで構成し、前記複数
の容量性素子の共通接続点からサイン波信号の出力を得
るようにすることによシ、低電圧で５− も十分安定に動作し得るようにしたものである。

〔発明の実施９１１〕以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、１ノは基準発振回路で、
インバータ１１ａ１抵抗１　ｌ　ｂ　−、４８０（ｋＨ
ｚ　）の固有振動数を有スルセラミックレゾネータ１１
Ｃ１コンデンサ１１ｄ。

１１ｅＸＮチャネルＭＯ８）ランジスタｌｌｆ及びＮＯ
Ｒ回路１１ｇよ多構成されるものである。

この基準発振回路１１は、後述するキー人力インターフ
ェース回路１２からのノ９ワーダウン信号ＰＤがアクテ
ィブつまυＨ（）・イ）レベルノときトランジスタ１１
１がオンし発振動作が停止されかつＮＯＲ回路ＺＺｇも
ｆ−）が閉じられた状態となってその出力がＬ（ロー）
レベルに固定され非動作状態となされている。また、基
準発振回路１１は、上記パワーダウン信号ＰＤがノンア
クティブつまシＬノベルのとき、トランジスタ１１１が
オフし自動的に発振動作が開始されかつＮＯＲ回路１１
ｇもｆ−１の開かれた６− 状態となシ、４８０〔ｋＨ１〕の基準クロック信号ＣＫ
が出力されるようになるものである。

そして、上記基準クロック信号ＣＫは、高群分周回路１
３及び低群分周回路１４のクロック入力端ＣＫＩＮにそ
れぞれ供給される。また、これら高群及び低群分周回路
１３．１４は、そのリセット入力端Ｒに上記パワーダウ
ン信号ＰＤがそれぞれ供給されるようになされており、
パワーダウン信号ＰＤがアクティブのとき非動作状態と
なされ、ノンアクティブのとき上記キー入力インターフ
ェース回路１２から出力される分周比データに基づいて
基準クロック信号ＣＫをそれぞれ分周する動作状態とな
されるものである。

ここで、上記キー入力インターフェース回路１２は、図
中点線で示すキー操作部１５に、縦方向に３列、横方向
に４行配設された１２個のキーのうち、操作されたキー
の位置する列及び行毎にそれぞれ対応した分周比データ
を生成するものである。すなわち、キー操作部１５は、
３つの列信号ラインＣ１〜Ｃ３と、４つの行信号ライン
Ｒ１％Ｒ，とを有しており、いずれか１つのキーが操作
されると、そのキーの位置する列及び行の各信号ライン
ｃ１％Ｃ，及びＲ１−Ｒ４をそれぞれアクティブにする
ものである。

例えば「５」のキーが操作されたとすると、列信号ライ
ンＣ鵞と行信号ラインＲ２とが共にアクティブになされ
るものである。

このようにして列信号ラインＣ１％Ｃ，のうちいずれか
１つがアクティブになりかつ行信号ラインＲ１〜Ｒ４の
うちいずれか１つがアクティブになされると、キー入力
インターフェース回路１２は、列に対応した３ビツトの
高群分周比データＫＣＩ〜ＫＣ，を生成して高群分周回
路１３に出力するとともに、行に対応した４ビツトの低
群分周比データＫＲ，〜ＫＲ４を生成して低群分周回路
１４に出力するものである。例えば前述したように「５
」のキーが操作された場合、高群分周比データＫＣ１〜
ＫＣ３として、列信号ラインＣ２がアクティブになった
ことに対応したｒ　Ｏ、１，、０Ｊなるデータを生成し
、低群分周比データＫＲ１−ＫＲ４として行信号ライン
Ｒ２がアクティブになったことに対応したｒｏ、ｉ、ｏ
。

０」なるデータを生成するものである。

また、上記キー入力インターフェース回路１２は、いず
れのキーも操作されていない状態では、前記パワーダウ
ン信号ＰＤをアクティブつｔ、ＤＨレベルにしておき、
いずれか１つのキーが操作されて列及び行信号ラインＣ
１−ｃ３及びＲ１−Ｒ４がそれぞれアクティブになった
とき、ノ！ワーダウン信号ＰＤをノンアクティブつまｆ
ｉＬレベルとなすものである。

そして、上記のようにして生成された高群及び低群分周
比データＫＣ１〜ＫＣｓ及びＫＲ１〜ＫＲ４に基づいて
高群及び低群分周回路１３．１４はそれぞれ上記基準ク
ロック信号ＣＫを分周する。

この場合、高群分周回路１３は、列信号ラインＣ，がア
クティブになったことに対応した高群分周比データＫＣ
１−ＫＣｓが入力されると、上記４８０　（ｋＨｚ　）
の基準りｏ、り信号ＣＫ１２２９− 分周するように動作される。また、高群分周回路１３は
、列信号ラインＣ，，Ｃ３がアクティブになったことに
対応した高群分周比データＫＣ１％ＫＣ３が入力される
と、基準クロック信号ＣＫをそれぞれ２０分周及び１８
分周するように動作される。

さらに、上記低群分周回路１４は、行信号ラインＲ１が
アクティブになったことに対応した低群分周比データＫ
Ｒ１−ＫＲ４が入力されると、上記基準クロック信号Ｃ
Ｋを４３分周するように動作される。また、低群分周回
路１４は、行信号ラインＲ，，Ｒｓ　、Ｒ４がアクティ
ブになったことに対応した低群分周比データＫＲ，〜Ｋ
Ｒ４が入力されると、上記基準クロック信号ＣＫをそれ
ぞれ３９分周、３５分周及び３２分周するように動作さ
れる。

ここで、上記した分周数ｒ２２，２０．１８゜４３．３
９．３５．３２Ｊは、詳細は後述するが、キー操作部１
５の各列及び各行毎にそれぞれ規格化された周波数を最
終的に得るために、選出し１０− た数である。

上記のようにして高群分周回路１３及び低群分周回路１
４で分周された高群分周信号φ□及び低群分周信号φ、
は、高群コサイン波発生回路１６及び低群コザイン波発
生回路１７の入力端ＩＮにそれぞれ供給される。これら
高群及び低群コザイン波発生回路１６．１７は、そのリ
セット入力端Ｒに上記ｉ４ワーダウン信号ＰＤがそれぞ
れ供給されるようになされておシ、ノクワーダウン信号
ＰＤがアクティブのとき非動作状態となされ、ノンアク
ティブのとき動作状態と々されるものである。

そして、まず高群コサイン波発生回路１６は、詳細は後
述するが、上記高群分周信号φ□の１８周期分の時間を
１周期とし、かつ高群分周信号φ、の半周期毎に電圧レ
ベルの変化する階段状の高群コサイン波信号を生成する
ものである。１だ、低群コサイン波発生回路１７は、上
記低群分周信号φ、の１６周期分の時間を１周期とし、
かつ低群分周信号φ１の半周期毎に電圧レベルの変化す
る階段状の低群コザイン波信号を生成するものである。

すなわち、この高群及び低群コサイン波信号は、周波数
的にみると、上記高群及び低群分周信号φ□、φ、をそ
れぞれ１８分周及び１６分周したものとなされている。

そして、この場合の分周数ｒｘｓ、ｘ３，１も先に高群
及び低群分周回路１３．１４で説明したように、キー操
作部１５の各列及び各行毎にそれぞれ規格化された周波
数を得るために選出した数である。

このようにして高群及び低群コサイン波発生回路１６．
１７から出力された高群及び低群コサイン波信号は、そ
れぞれ出力合成回路１８で合成されて、ここに１つのキ
ーに対応したＤＴＭＦ信号が生成されるものである。そ
して、このＤＴＭＦ信号は、出力端子１９を介して図示
しない電話回線、交換機等に送出されるものである。

なお、上記出力合成回路１８にもそのリセット入力端Ｒ
に上記ノ臂ワーダウン信号ＰＤが供給されるようになさ
れておシ、この出力合成回路１８は／ＩＰワーダウン信
号ＰＤがアクティブのとき非動作状態とガされ、ノンア
クティブのとき動作状態となされるものである。

ここで、上述したように、前記基準発振回路１１から出
力される基準クロック信号ＣＫは、高群及び低群分周回
路１３．１４により操作されたキーの位置する列及び行
毎にそれぞれ対応した分周比で分周された後、高群及び
低群コサイン波発生回路１６．１７によυそれぞれ１８
分周及び１６分周されるものであるが、キー操作部１５
の列及び行信号ラインＣ，−ｃ３及びＲ１−Ｒ４がアク
ティブになされることによる高群及び低群分周回路１３
．１４の出力周波数と、高群及び低群コサイン波発生回
路１６゜１７の出力周波数とは、次表のようになる。

１３− すなわち、例えば行信号ラインＲ，がアクティブに々さ
れた場合、低群分周回路１４は４８０（ｋＨｚ　）の基
準クロック信号ＣＫを４３分周して１１　、１６　［ｋ
Ｈｚ　〕の低群分周信号φ１を出力する。すると、低群
コサイン波発生回路１７は１１．１６　［ｋＨｚ　］の
低群分周信号φＬを１６分周して、６９７．７（Ｈｚ　
）の低群コサイン波信号を出力する。ここで、低群コサ
イン波信号の６９７．７　［Ｔ（ｚ　）という周波数は
、上記行信号ラインＲ１に対して予め定められている規
格周波数６９７（Ｈｚ）とＯ，Ｉ［％）の偏差しか有さ
ない極めて精度の高いもので、ここに行信号ラインＲ１
に対応する規格周波数を得ることができるものである。

また、他の信号ラインＲ，〜Ｒ４及びＣ１〜Ｃ３につい
ても上述と略同様に説明することができ、それぞれ対応
する規格周波数を得ることができるものである。

以上に全体的な動作について説明したが、次に各部の詳
細な構成及びその動作についてそれぞれ説明する。まず
、第２図は前記基準発振口１５− 路１１を示すもので、前記インバータｌｌｂは、図示の
如くＰチャネルＭＯ８）ランジスタＱ１及びＮチャネル
ＭＯ８）ランジスタＱ雪より構成されている。また、イ
ンバータＩｌａの入力端及び出力端には、それぞれ入力
抵抗１１ｂ及び出力抵抗１１１が接続されている。この
場合、接続端子１１ｊ、１１により図中上側の部分がＣ
ＭＯＳ集積回路化される部分で、出力抵抗１１１１セラ
ミツクレゾネータＩｌｃ及びコンデンサ１１ｄ、１１ｅ
は外付けされるものである。また、第２図中ｌｉｔは前
記パワーダウン信号ＰＤの供給される入力端子であｐ、
ｌ１ｍは前記高群分周回路１３．１４のクロック入力端
（ＣＫＩＮ）に接続される出力端子であり、１１ｎは直
流電圧子Ｖの印加される電源端子である。

ここで、上記セラミックレゾネータＩｌｃとしては、基
準周波数４８０　（ｋ）Ｉｚ　）　、周波数公差±０．
５Ｃ％）、共振抵抗２０〔Ω〕以下、反共振抵抗７０〔
ｋΩ〕以上、温度安定性±０．３　［Ｊ６）（−２０［
℃］〜＋８０［：℃］）なる特性を有する１６一ものが実現されている。また、前記抵抗１１ｂは帰還作
用を奏するもので、通常１［ＭΩ〕程度のものが用いら
れる。さらに、実際的には、上記入力抵抗１１ｈ及び出
力抵抗１１１はそれぞれ約１［ｋΩ〕のものが用いられ
、上記コンデンサ１１ｄ、１１ｅとしてはそれぞれ１０
０［ｐＦ］程度のものが用いられて動作されるものであ
る。

したがって、上記のような基準発振回路１１によれば、
ＭＯＳ　）ランジスタを用いて構成されルノテ、１．５
　（Ｖ〕〜２．０　（Ｖ　］程度（２）　低電圧テも十
分に安定した発振動作を行なうことができるとともに、
堆りも直さずＣＭＯ８集積回路化に好適するものである
。また、基準クロック信号ＣＫの周波数を、従来の３．
５８　［ＭＨｚ　’］に対して４８０　［ｋ）［ｚ　］
と格段に低くしたので、周波数×電圧×充放電容量で決
まるところの動作消費電流も著しく低くすることができ
るものである。さらに、セラミックレゾネータＩｌａを
用いているため、従来のようにクリスタルレゾネータを
用いたものに比して経済的に有利となるものである。

ここで、上記基準クロック信号ＣＫの周波数は、例えば
１．５［Ｖ：］〜２．０〔Ｖ〕程度の低電圧でも十分な
発振動作を行ない得る程度にまで消費電流を少なくし得
るような低い周波数であるという条件と、後段に接続さ
れる種々の分周手段が安定な分周動作を行ない得る程度
にまで高い周波数であるという条件と、画表に示すよう
に分周比が全て簡単な整数で実現されかつ規格周波数に
極めて近い値を得られる周波数であるという条件とから
、４８０　（ｋＨｚ　）に選定されたものである。この
ため、基準クロック信号ＣＫの周波数は、正確に４８０
　［ｋＨｚ］でなければなら彦いものではなく、４８０
［ｋＨｚ　］の前後に若干のばらつきがあっても許容さ
れるもので、要するに４８０　［ｋＨｚ　’］近傍であ
ればよいものである。

次に、第３図は前記高群分周回路１３を示すものである
。すなわち、この高群分周回路１３は機能的にはプログ
ラマブル分周器と等価なもので、４ビツトシフトカウン
タ回路２ｏとプログラマブル状態検出回路２１と、バイ
ナリカウンタ回路２２とよシ々るものである。このうち
、４ビツトシフトカウンタ回１１１ｒ　２０　／ｃｌ　
、４つのＤタイシフリップフロップ回路（以下ＤＦＦ回
路という）２Ｏａ〜２０ｄを直列接続し、その最終段の
ＤＦＦ回路２０ａ及び２０ｄの出力端Ｑを否定排他的論
理和回路（以下ＥＸ−ＮＯＲ回路という）２０ｅを介し
て、初段のＤＦＦ回路２０ｈの入力端りに接続するよう
にしたものである。

そして、各ＤＦＦ回路２０ａ〜２０ｄのクロック入力端
ＣＫは、前記基準クロック信号ＣＫの供給される入力端
子２０ｆに接続されている。

また、図中２０ｇは、前記ノ母ワーダウン信号ＰＤの供
給される入力端子で、ＯＲ回路２０ｈを介して各ＤＦＦ
回路２θｔＬ〜２θｄのリセット入力端Ｒに接続されて
いる。そして、前記キー操作部１５のいずれかのキーが
操作され、第４−１９＝図（、）に示すように・やワーダウン信号ＰＤがノンア
クティブつまりＬレベルになされると、前記基準発振回
路１１が駆動され第４図（ｂ）に示すように基準クロッ
ク信号ＣＫが発生される。すると、４ビツトシフトカウ
ンタ回路２０は、動作を開始し、各ＤＦＦ回路２０ａ〜
２０ｄの出力がプログラマブル状態検出回路２１に供給
されるようになる。

ここで、上記プログラマブル状態検出回路２１は、上記
各ＤＦＦ回路２０　ａ　〜２０　ｄの出力を、高群分周
比データＫＣ１％ＫＣ３に基づいて適宜演算し、上記基
準クロック信号ＣＫを高群分周比データＫＣ，〜ＫＣ３
で指定された分周比毎に区切るような第４図（ｃ）に示
す如き分周パルス信号を出力するものである。この分周
パルス信号は、前記ＯＲ回路２０ｈを介して各ＤＦ’Ｆ
回路２０ａ〜２０ｄのリセット入力端Ｒに供給されるよ
うになされておシ、Ｌレベルになる毎に４ビツトシフト
カウンタ回路２Ｏがリセットされるようになっている。

そして、上記分周パル２０− ス信号は、バイナリカウンタ回路２２に供給され、その
立上シ毎にレベル反転され、ここに第４図（ｄ）に示す
よう々高群分周信号φ□が生成されるものである。この
場合、上記プログラマブル状態検出回路２１は、高群分
周信号φヨのＨレベル期間とＬレベル期間との割合が略
５０［％〕づつになるように分周パルス信号を制御して
出力しているものである。そして、上記バイナリカウン
タ回路２２から出力される高群分周信号φ□は、出力端
子２３を介して、前記高群コサイン波発生回路１６に出
力されるものである。

次に、第５図は前記低群分周回路１４を示すものである
。この低群分周回路１４も機能的にはプログラマゾル分
周器と等価なもので、６ビツトシフトカウンタ回路２４
とプログラマブル状態検出回路２５と、ＮＯＲ回路２６
ｍ、２６ｂより構成されるセットーリセットタイプフリ
ッグフＯツブ回路（以下Ｒ−ＳＦＦ回路という）２６と
よりなるものである。このうち、６ビツトシフトカウン
タ回路２４は、６つのＤＦＦ回路２４ａ〜２４ｆを直列
接続し、そのＤＦＦ回路２４ｅ及び２４ｆの出力端Ｑを
ＥＸ　−ＮＯＲ回路２４ｇを介して、初段のＤＦＦ回路
２４ｈの入力端りに接続するようにしたものである。

そして、各ＤＦＦ回路２４ａ〜２４ｆのクロック入力端
ＣＫは、前記基準クロック信号ＣＫの供給される入力端
子２４ｂに接続されている。

また、図中２４１は、前記パワーダウン信号ＰＤの供給
される入力端子で、ＯＲ回路２４ｊを介して各ＤＦＦ回
路２４ａ〜２４ｆのリセット入力端Ｒに接続されている
。そして、前記キー操作部１５のいずれかのキーが操作
され、第６図ａに示すようにパワーダウン信号ＰＤ７５
ｆノンアクティブつまｆｉＬレベルになされると、前記
基準発振回路１１が駆動され第６図（ｂ）に示すように
基準クロック信号ＣＫが発生される。すると、６ビツト
シフトカウンタ回路２４は動作を開始し、各ＤＦＦ回路
２４ａ〜２４ｆの出力がプログラマブル状態検出回路２
５に供給されるようになる。

ここで、上記プログラマブル状態検出回路２５は、上記
各ＤＦＦ回路２４ｇ　〜２４ｆの出力を、低群分周比デ
ータＫＲ，−ＫＲ４に基づいて適宜演算し、上記基準ク
ロック信号ＣＫを低群分周比データＫＲ１−ＫＲ４で指
定された分周比毎に区切るような第６図（ｃ）　、　（
ｄ）に示す如き分周パルス信号をそれぞれ出力するもの
である。この分周ｉ４ルス信号のうちの一方（第６図（
ｃ）参照）は、前記ＯＲ回路２４ｊを介してＤＦＦ回路
２４ａ〜２４ｆのリセット入力端Ｒに供給されるように
なされておシ、Ｈレベルになる毎に６ビツトシフトカウ
ンタ回路２４がリセットされるようになっている。そし
て、これら分周パルス信号は、Ｒ−ＳＦＦ回路２６に供
給され、第６図（ｄ）に示す分周・母ルス信号の立上り
でセットされ第６図（Ｃ）に示す分周パルス信号の立上
りでリセットされて、ここに第６図（、）に示すような
低群分周信号φ１が生成されるものである。この場合、
上記プログラマブル状態検出回路２５は、低群分周信号
φ１のＨレベル期間とＬレベル期間との割２３− 合が略５０　［％］づつになるように分周パルス信号を
制御して出力しているものである。そして、上記Ｒ−Ｓ
ＦＦ回路２６から出力される低群分周信号φ１は、出力
端子２７を介して前記低群コサイン波発生回路１７に出
力されるものである。

次に、第７図は前記高群コサイン波発生回路１６を示す
ものである。すなわち、まず１８個のＤＦ’Ｆ回路Ｄ１
〜ＤＩｌｌが直列接続されて、９ピツトシフト力ウンタ
回路２８が構成されている。これらのＤＦＦＦＦ回路−
１〜Ｄｌｌｌち奇数符号の付されたＤＦＦ回路り、、Ｄ
３゜ＤＩｌ、Ｄ、・Ｄ９・Ｄｌｌ・ＤｌＢ　１’Ｉ）、
５　・ＤＩｔは）そのクロック入力端φが上記高群分周
信号φ□の供給される入力端子２８ｍに接続されている
。つまり、奇数符号の付されたＤＦＦＦＦ回路−１〜Ｄ
Ｉ７高群分周信号φ□の立上りで入力端りに供給された
信号をラッチして出力端Ｑから出力するものである。ま
た、上記ＤＦＦ回路Ｄ１〜Ｄｉ８のうち偶数符号の付さ
れたＤＦＦ回路Ｄ２゜Ｄ４　、　Ｄ６　、Ｄａ　＊Ｄ１
６　、　ＤＩｔ　、　Ｄ１４　、Ｉ）ｔ６．ＤｌＢは、
そのりＣ１，７り入力端φが上記入力端子２８ａに接続
されている。つまり、偶数符号の付されたＤＦＦＦＦ回
路−２〜Ｉｓは、高群分周信号φ□の＝２４− 立下りで入力端りに供給された信号をラッチして出力端
Ｑから出力するものである。

また、上記各ＯＦＦ回路Ｄｌ〜Ｉ）ｔｓのリセット入力
端Ｒは、前記パワーダウン信号ＰＤの供給される入力端
子２８ｂに共に接続されている。

さらに、９ビツトシフト力ウンタ回路２８の最終段のＤ
ＦＦ回路１ｅｔｓの出力端Ｑは、インバータ２８ｃを介
して初段のＤＦＦ回路Ｄ１の入力端りに接続されるとと
もに、ＮＯＲ回路２９の一方の入力端に接続されている
。

ここにおいて、上記スイッチ回路８１〜ＳｔＳは、それ
ぞれＤＦＦ回路回路ｔ−１）ｔｓの出力に応じて、基準
電圧発生回路３２から出力される基準電圧ｖＩＮ　”Ｒ
２を選択的にコンデンサＣ１〜Ｃ１ｇに供給させるよう
に動作するものである。すなわち、上記スイッチ回路８
１−８１６はその１つを例にとると、第８図に示すよう
に構成されている。つまり、上記ＯＦＦ回路Ｄ１〜Ｉ）
ｔａの出力が供給される入力端子３３はＰチャネルＭＯ
Ｓトランジスタ３４の制御電極に接続されるとともニ、
インバータ３５を介して他のＰチャネルＭＯＳトランジ
スタ３６の制御電極に接続されている。そして、これら
トランジスタ３４．３６の一方の被制御電極は、それぞ
れ前記基準電圧ｖＲ４，ｖＲ２の印加された電源ライン
３２ａ。

３２ｂに接続され、各他方の被制御電極は、前記コンデ
ンサ０１〜ＣｔＳに接続される出力端子３７に共に接続
されている。このため、上記ＤＦＦ回路Ｄ！〜Ｄｉｓの
出力端ＱがＨレベルになされると、トランジスタ３４が
オンし基準電圧ｖＲ４が出力端子３７に発生され、また
ＤＦＦ回路１）ｔ−Ｉ）ｔｓの出力端ＱがＬレベルにな
されるとトランジスタ３６がオンし基準電圧ｖＲ２が出
力端子３７に発生されるようになるものである。

この場合、上記基準電圧ｖＲ１”Ｒ２は、■Ｒ１〉ｖＲ
２なる関係となされておシ、特に基準電圧ｖＲ４の方は、
電源電圧を直接用いるようにしてもよいものである。

また、再び第７図に示すように、上記基準電圧ｖＲ４の
印加される電源ライン３２ｈは、前記スイッチ３１の他
端に接続されている。さらに上記ＯＦＦ回路ＤＩの出力
端Ｑは、上記ＮＯＲ回路２９の他方の入力端に接続され
ている。そして、上記スイッチ３ノはＮＯＲ回路２９の
出力がＨレベルのときオンし、Ｌレベルのときオフする
ように動作するものである。

上記のような構成となされた高群コサイン波発生回路１
６において、以下その動作を説明する。まず、入力端子
２８ａに第９図（ａ）に示すような高群分周信号φ□が
供給されたとする。すると、各Ｔ）ＦＦ回路Ｄ１〜Ｉ）
ｔｓの出力は、第９図（ｂ）〜（１）に示すように、高
群分周信号φ□を１８分周したもので、かつ位相が高群
分周信号φ□のＡ周期づつシフトされたものとなる。そ
して、上記ＮＯＲ回路２９の出力は、第９図（１）に示
すように、ＤＦＦ回路り、の１８分周出力（第９図（ｂ
）参照）の１周期毎に、高群分周信号φヨの捧周期期間
だけＨレベルとなるようになされる。なお、以下ＮＯＲ
回路２９の出力がＨレベルになったことを２７− ＲＣＨ信号が発生されたということにする。

そして、今、第９図中時刻１．で同図（１）に示すよう
にＲＣＨ信号が発生されたとする。すると、上記スイッ
チ３１がオンされ、基準電圧発生回路３２から出力され
る基準電圧ｖＲ４がスイッチ３１を介して出力端子３Ｏ
に発生される。ここで、第１０図は出力端子３Ｏに発生
される電圧レベルの変化を示すもので、理解を容易にす
るために、第９図と同一時刻には同一記号を付して示す
とともに、高群分周信号φ□及びＲＣＨ信号も合わせて
示している。

すなわち、時刻ｔｌでＲＣＨ信号が発生されると、出力
端子３０には基準電圧ｖＲ１が発生されることになる。

このとき、第９図から明らかなように全てのＤＦＦＦＦ
回路−１〜Ｉｓの出力はＬレベルになっているため、ス
イッチ回路５ｌ−８１６は基準電圧ｖＲ１をコンデンサ
０１〜Ｃ１８に出力している。つまシ、各コンデンサＣ
Ｉ”０１ｇの第７図中上側には基準電圧ｖＲ１が印加さ
れ、下側にも基準電圧ＶＲ４が印加されていることにな
る。

２８− そして、時刻１．の次の高群分周信号φ□の立上＃）（
時刻ｔｚ　）で、第９図（ｂ）に示すようにＤＦＦ回路
Ｄ！の出力端ＱがＨレベルに反転されると、ＲＣＨ信号
は発生停止（つま＃）Ｌレベル）されスイッチ３１がオ
フされるとともに、スイッチ回路Ｓ１が基準電圧ＶＲ２
をコンデンサＣ１に出力するようになる。このとき、出
力端子３Ｏに生じる電圧変動は、各コンデンサＣ１〜Ｃ
１ｇの並列合成容量をＣＨとすると、となる。このため
出力端子３０に発生される電圧は、と々る。ここで、前述したようにｖＲ４〉ｖＲ２の関係
があるため、（１）式で表わされる電圧値は、第１０図
に示すように基準電圧ｖＲ４よシも低いものとなる。

次に、時刻ｔ２の次の高群分周信号φ４の立下り（時刻
ｔｓ　）で、第９図（Ｃ）に示すようにＤＦＦ回路Ｄ２
の出力端ＱがＨレベルに反転されると、スイッチ回路Ｓ
、が基準電圧”Ｒ２をコンデンサＣ３に出力するように
なる。このため、出力端子３０に発生される電圧は、となシ、第１０図に示すように（１）式で表わされる値
よシもさらに低くなる。

上記のようにしてＤＦＦＦＦ回路−３〜Ｄ１７力端Ｑが
順次Ｈレベルに反転されることにより、出力端子３Ｏに
発生される電圧は、第１０図に示すように、高群分周信
号φ□の捧周期毎に順次低くなっていくものである。

そして、今、時刻ｔ４で第９図（８）に示すように最終
段のＯＦＦ回路回路ｇの出力端ＱがＨレベルに反転され
ると、スイッチ回路Ｓ１ｇが基準電圧ｖＲ□をコンデン
サＣ１ｇに出力するようになる。

このため、出力端子３０に発生される電圧は、＝ｖＲ２となシ、ここに階段状の高群コサイン波信号のＡ周期が
得られるものである。

ここで、上記各コンデンサｃｔ”ｃｔｓの容量は、電圧
変動の大きさを決定するファクターとがっており、第７
図中両端部に位置するコンデンサｃｔ　、ｃｔｓを最も
小さくシ、中央部に向かって順次大きくなり、コンデン
サｃｏ　、ｃｔｏが最大となるように対称的に設定され
ているものである。このようにすることにより、第１０
図に示すように高群コサイン波信号の階段状の電圧変動
幅を制御し、よシコサイン波形に近づけるようにしてい
るものである。

そして、この時刻ｔ４において、各コンデン３１− サＣ１〜Ｃ１１ｌの第７図中上側及び下側の電圧は、と
もに基準電圧ｖＲ□となるものである。

次に、時刻ｔ４の次の高群分周信号φ□の立上如（時刻
ｔｓ　）で、第９図（ｂ）に示すようにＤＦＦ回路Ｄｌ
の出力端ＱがＬレベルに反転されると、スイッチ回路Ｓ
１が基準電圧ｖＲ４をコンデンサＣ１に出力するように
なる。このため、出力端子３０に発生される電圧は、となる。ここで、前述したようにｖＲｌ　＞　”Ｒ２の
関係があるため、（２）式で表わされる電圧値は、第１
０図に示すように基準電圧ｖＲ２よシも高いものとなる
。

そして、時刻ｔ５の次の高群分周信号φ□の立下シ（時
刻Ｌｍ　）で、第９図（ｃ）に示すようにＤＦＦ回路Ｄ
２の出力端ＱがＬレベルに反転されると、スイッチ回路
Ｓ２が基準電圧ｖＲ４をコンデンサＣ３に出力するよう
になり、出力端子３Ｏに発生される電圧は、３２− となり、第１０図に示すように（２）式で表わされる値
よりもさらに高くなる。

上記のようにしてＤＦＦＦＦ回路−３〜Ｄ１７力端Ｑが
順次Ｌレベルに反転されることによシ、出力端子３Ｏに
発生される電圧は、第１０図に示すように、高群分周信
号φ□のＡ周期毎に順次高くなっていくものである。

そして、時刻ｔ７で第９図（ｓ）に示すようにＤＦＦ回
路回路８の出力端ＱがＬレベルに反転されると、第９図
（ｔ）に示すように前記ＲＣＨ信号が発生され、前記ス
イッチ３１がオンされて出力端子３θに発生される電圧
が元の基準電圧ＶＲ４にリフレッシュされ、ここに高群
コサイン波信号の１牌期が完成されるものである。

次に、第１１図は前記低群コサイン波発生回路１７を示
すものである。ただし、この低群コサイン波発生回路１
７は上述した高群コサイン波発生回路１６と略同様な構
成であるため、第７図と同一部分には同一記号を付して
示し、ここでは異なる部分についてのみ説明する。

すなわち、この低群コサイン波発生回路１７は、前記低
群分周信号φ、の１６周期期間を１周期とするコサイン
波信号を生成するものであるから、１６個のＤＦＦＦＦ
回路−１〜Ｉｓを直列接続してなる８ピツトシフト力ウ
ンタ回路３８を用いる点が、高群コサイン波発生回路１
６と異なる点である。また、この場合、入力端子２８ａ
には、低群分周信号φ１が供給されるもので、ＮＯＲ回
路２９の出力がＨレベルになったことをＲＣＬ信号が発
生されたということにする。さらに、各コンデンサＣＩ
””’Ｃｌ１ｌの容量は、第１１図中両端部に位置する
コンデンサＣＩ　、Ｃ１０を最小とし、中央部に向って
順次大きくなり、コンデンサＣ８、Ｃｏが最大となるよ
うに対称的に設定されているものである。

このように構成することにより、具体的な動作は前記高
群コサイン波発生回路１６と同様に説明することができ
、出力端子３Ｏに第１２図に示すような、低群分周信号
φ、の１６周期期間を一周期とする低群コサイン波信号
が得られるようになるものである。

したがって、上記したような高群コサイン波発生回路１
６．１７によれば、各コンデンサＣ１〜ＣＩ８及びＣ１
〜Ｃ１６の両端に加わる電圧を順次可変して出力端子３
０に高群及び低群コサイン波信号を得るようにしたので
、定常電流が流れることがなく、全体的に消費電流を少
なくすることができ、低電源電圧で動作可能となるもの
である。

この点に関し、従来のコサイン波発生回路は、第１３図
（、）に示すように、抵抗３９の両端に基準電圧＋ｖ、
−’ｖをそれぞれ印加し、該抵抗３９０所定位置に複数
のスイッチＳＷを接続し、このスイッチＳＷをコントロ
ール信号によって順次オン、オフさせることにより、第
１３図（ｂ）に示すようなコサイン波を得るようにして
いる。

このため、従来の回路は、常に抵抗３９に定常電流が流
れることになシ、消費電流が多く、低３５− 電源電圧化が困難なものであった。

ところが、第７図及び第１１図に示したような高群及び
低群コサイン波発生回路１６．１７によれば、消費電流
を少なくすることができ、低電源電圧化に寄与し得、ひ
いてはＤＴＭＦ信号発生装置のＣＭＯ８集積回路化を効
果的に促進させることができるものである。

ここで、上記高群コサイン波発生回路１６のコンデンサ
ｃｔ−ｃｔｓの容量値の比率は、コンデンサｃ＋”ｃｔ
ｓの全並列合成容量Ｃ□を「１」とした場合、例えば表
（１）のように設定すると良好な高群コサイン波信号を
得ることができる。

３６− −３７− こノ場合、コンデンサｃ＋”ｃｔｓの各容量値の比率は
、次のようにしてめられる。すなわち、１８個あるコン
デンサＣ１〜Ｃ１８のウチ、コンデンサＣ１〜Ｃ１８の
全並列合成容量ＣＨを「１」と規格化した場合、コンデ
ンサＣ１からＮ番目のコンデンサまでの並列合成容量で
表わされる。このため、Ｎ−１つまりコンデンサＣＩの
容量は、となり、Ｎ−２つま如コンデンサＣ，，Ｃ，の並列合成
容量は、となり、Ｎ−３つま）コンデンサｃｌ−Ｃ，の３８− 並列合成容量は、となる。このようにして得られた並列合成容量をまとめ
ると表（２）のようになる。

３９− −４０＝そして、例えばＮ＝２のときの容量は自十０２であるか
ら、Ｎ−１のときの容量を引くことにより、０．０３０
２−０．００７６＝０．０２２６と前記表（１）に示し
たコンデンサＣ２の容量比が得られるものである。

また、前記低群コサイン波発生回路１７の各コンデンサ
Ｃ１”Ｃ１６の容量比も、同様にしてめることができ、
これを表（３）に示す。

４１− ４２− ここで、前記高群コサイン波発生回路１６゜１７は、例
えば低群コサイン波発生回路１７を例にとると、第１４
図に示すように構成することもできる。すなわち、これ
は８個のＤＦＦ回路ＤＩ　””’Ｉ）ｓ　、スイッチ回
路Ｓ　１　”’−８Ｂ及びコンデンサＣ，−Ｃ，を用い
るようにしたもので、入力端子２８ａに供給される低群
分周信号φ、を差分周回路４０を介して各ＤＦＦ回路Ｄ
１〜Ｄ８のクロック入力端φまたはφに導くようにした
ものである。

このように構成することにより、入力端子２８ａに第１
５図（、）に示すような低群分周信号φ、が供給される
と、μ分周回路４０の出力は第１５図（ｂ）に示すよう
になる。そして、ＤＦＦ回路ＤＩ−１）８、スイッチ回
路Ｓ１□Ｓｇ及びコンデンサＣ１〜Ｃ８がそれぞれ前述
したように動作することによって、出力端子３Ｏには第
１５図（ｃ）に示すような低群コサイン波信号を得るこ
とができるものである。この低群コサイン波信号は、第
１２図に示したものと同様に、低群分４３− 局信号φ１の１６周期期間を１周期とするもので、第１
２図に示したものとは分解能が異なっているものである
。このため、コザイン波形としてあまり精度が要求され
ないような場合には、第１４図に示すような構成とする
ことにより、よシ一層構成を簡易化することができるも
のである。なお、第１５図（ｄ）はＲＣＬ信号の発生状
態を示すものである。

また、高群コサイン波発生回路１６についても、上記と
同様にして構成を簡易化することができることはもちろ
んである。この場合には、ＤＦＦ回路、スイッチ回路及
びコンデンサの数を９個づつにして、高群分周信号φ□
をＡ分周してＤＦＦ回路のクロック入力端φまたはφに
供給させるようにすればよいものである。

さらに、前記高群コサイン波発生回路１６は、第１６図
に示すように、ＤＦＦ回路ＤＩＧ”Ｄｌｇのセット入力
端Ｓを入力端子２８ｂに接続し、・母ワーダウン信号Ｐ
ＤがＨレベルからＬレベルに反転されたとき、ＤＦＦ回
路回路−Ｄ９の出力端４４− ＱがＬレベルにリセットされ、ＤＦＦ回路ＤＩｏ〜ＤＩ
８の出力端ＱがＨレベルにセットされるようにすれば、
サイン波形を得るようにすることもでき、必要に応じて
適宜選択し得るものである。

また、前記低群コサイン波発生回路１７においても、Ｄ
ＦＦ回路回路−ＤＩＳのセット入力端Ｓを入力端子２８
ｂに接続することにより、サイン波形が得られることは
もちろんである。

次に、第１７図は前記出力合成回路１８を示すものであ
る。すなわち、図中４１は入力端子で、前記高群コサイ
ン波発生回路１６から出力される高群コサイン波信号が
供給されるものである。この入力端子４１はコンデンサ
ＣＨ，。

Ｃ）Ｉ２を直列に介して接地されている。そして、上記
コンデンサＣＩ（４，Ｃ□２の接続点は、スイッチ回路
４２を介して基準電圧ＶＲ５の印加された電源端子４３
に接続されるとともに演算増幅器ｏｐ、の非反転入力端
子に接続されている。ここで、上記スイッチ回路４２は
、前記高群コザイン波発生回路１６のＮＯＲ回路２９か
ら発生きれるＲＣＨ信号の有無、つまυＨレベル、Ｌレ
ベルに応じてオン、オフされるものである。そして、上
記コンデンサＣ）ＩＩ　”　Ｉ２及びスイッチ回路４２
等よシなる回路が、高群レベル変換回路４４を構成する
ものである。

一方、第１７図中４５は入力端子で、前記低群コサイン
波発生回路１７から出力される低群コサイン波信号が供
給されるものである。この入力端子４５はコンデンサＣ
、Ｃを直列にＬｌ　Ｌ２介して接地されている。そして、上記コンデンサＣ、Ｃ
の接続点は、スイッチ回路４６をＬｌ　Ｌ２介して基準電圧ｖＲ３の以加された電源端子４７に接続
されるとともに、演算増幅器ＯＰ、の非反転入力端子に
接続されている。ここで、上記スイッチ回路４６は、前
記低群コサイン波発生回路１７のＮＯＲ回路２９から発
生されるＲＣＬ信号の有無つまｆｉＴ（レベル、Ｌレベ
ルに応じてオン。

オフされるものである。そして、上記コンデンサＣＬ４
．　ＣＬ２及びスイッチ回路４６等よりなる回路が、低
群レベル変換回路４８を構成するものである。

ここで、上記演算増幅器ＯＰ、、ｏｐ２は、それぞれそ
の出力端が反転入力端一に接続されたボルテージフォロ
ワ構成となされておシ、インピーダンス変換用の緩衝増
幅器４９．５０を構成しているものである。この緩衝増
幅器４９゜５Ｏの出力端は、それぞれ抵抗Ｒ１、Ｒ２を
介して互いに接続されており、その接続点はＮＰＮ形の
トランジスタＴｒｔのペースに接続されている。また、
このトランジスタＴｒｌのコレクタは直流電圧＋ｖｃＯ
印加された電源端子５１に接続され、エミッタは出力端
子５２に接続されている。そして、上記緩衝増幅器４９
．５０、抵抗Ｒ，，Ｒ，及びトランジスタＴｒＩ等より
なる回路が、ミクシング回路５３を構成するものである
。

上記のような構成の出力合成回路１８において、まず入
力端子４１に供給された高群コサイン波信号は、コンデ
ンサＣ、Ｃの容量比にＨｌ　Ｉ２応じてレベル変換され、その１周期毎にスイッチ回路４
２がオンされることによシ基準電圧４７− ■Ｒ３を基準としてレベルシフトされる。また、入力端
子４５に供給された低群コサイン波信号も、コンデンサ
ＣＬｌ　”　Ｌ２の容量比に応じてレベル変換され、そ
の１周期毎にスイッチ回路４６がオンされることにより
基準電圧ｖＲ３を基準としてレベルシフトされる。この
ようなレベル変換動作は、後段のミクシング回路５３で
電圧合成し易いようにしているためのものである。

そして、上記のようにレベル変換された高群及び低群コ
サイン波信号は、それぞれ緩衝増幅器４９．５０及び抵
抗Ｒ１、Ｒ１を介して電圧合成され、トランジスタＴｒ
ｌで電流変換されて、ＤＴＭＦ信号として出力端子５２
を介して電話回線に送出されるものである。要するに、
出力合成回路１８は、電話回線にＤＴＭＦ信号を送出す
るために適した電圧振幅、出力インピーダンス等を付与
する作用を行なうものである。

したがって、上記のような出力合成回路１８によれば、
ミクシング回路５３の信号入力部である緩衝増幅器４９
．５０はその入力インビー４８− ダンスが高いため、ミクシング回路５３に対する信号供
給部であるレベル変換回路４４．４８としてコンデンサ
Ｃ、Ｃ、及びＣ、ＣＨｌ　８２　Ｌｌ　Ｒ２を用いたインピーダンスの高いものを用いることができ
、良好なりＴＭＦ信号を生成し得るとともに、構成を簡
易化することができるものである。

この点に関し、従来の出力合成回路は、第１８図（、）
に示すように、入力端子５４．５５に供給された高群及
び低群コサイン波信号を、抵抗Ｒ３、Ｒ，を介して電流
加算し、ダーリントン接続されたトランジスタＴｒ２　
、　Ｔｒ３を介して出力端子５６からＤＴＭＦ信号を得
るようにしたり、第１８図（ｂ）に示すように、入力端
子５７゜５８に供給された高群及び低群コサイン波信号
を、抵抗Ｒ，，Ｒ６を介して合成し、演算増幅器ＯＰ３
及び抵抗Ｒ７よりなる増幅器５９を介して出力端子６０
からＤＴＭＦ信号を得るようにしている。このため、入
力インピーダンスが低く、入力信号源としてもインピー
ダンスの低いものでなければ使用することができないと
いう問題を有するとともに、特に低電圧で動作させるこ
とが困難になるものである。

ところが、第１７図に示した出力合成回路１８によれば
、入力信号源として前述したように容量性のものをも自
由に使用し得るとともに、Ｍｏ５）ランジスタを用いる
ことにより容易に低電圧化を図ることができるものであ
る。

次に、第１９図乃至第２３図は、それぞれ上記出力合成
回路１８の他の例を示すものである。

まず、第１９図に示すものは、前記緩衝増幅器４９．５
０をＮチャネルＭＯ８）ランジスタＱ３゜Ｑ４及びＱｓ
　、Ｑａを用いて構成するようにしたもので、この場合
ソースフォロワ構成となされている。このようにすれば
、簡易な構成で入力インピーダンスを高くかつ出力イン
ピーダンスを低くすることができるとともに、特に低電
圧動作を容易に可能とすることができるものである。

また、第２０図に示すものは、ＮチャネルＭＯ８）ラン
ジスタＱ７〜Ｑ９で差動回路を構成し、トランジスタＱ
ｙ、Ｑｓのソース合成電圧をＤＴＭＦ信号として取り出
すようにしたものである。

さらに、第２１図に示すものは、高群及び低群コサイン
波信号をコンデンサ６１ｈ、６２を及び演算増幅器ｏｐ
４．ｏｐ５よりなる積分回路６１．６２と抵抗Ｒｓ　、
Ｒ，を介して合成し、抵抗Ｒ１，及び演算増幅器０Ｐ６
よりなる増幅器６３を介してＤＴＭＦ信号を得るように
したものである。

また、第２２図に示すものは、入力端子６４゜６５に供
給された高群及び低群コサイン波信号を、第１９図に示
したようなソースフォロワ回路６６．６７及び抵抗Ｒ１
１，Ｒ１１１を介して合成し、抵抗Ｒ１３、Ｒ１４，Ｒ
１１１１演算増幅器ＯＰ７よシなる増幅器６８及びトラ
ンジスタＴｒ４を介してＤＴＭＦ信号を得るようにした
ものである。この場合、演算増幅器ｏｐ１０反転入力端
一に印加される電圧は、基準電圧ｖＲ４をソースツヤロ
ワ５１− 回路６９を介して得るようにしている。ここで、抵抗Ｒ
１ｇは演算増幅器ＯＰ、の入力抵抗であり、抵抗Ｒ１４
＊　Ｒ１５は増幅器６８のダイン設定用のものとなる。

さらに、第２３図に示すものは、抵抗Ｒ１１゜Ｒｔｔを
介して合成された信号を、演算増幅器ＯＰｓ及び抵抗Ｒ
１６，Ｒ１７よシなる増幅器７０を介してトランジスタ
Ｔｒ４に導くようにしたものでおる。この場合、抵抗Ｒ
１６が増幅器７００ダイン設定用であυ、抵抗ＲＩ７が
演算増幅器ＯＰ８の入力抵抗である。

ここで、上述した種々の出力合成回路１Ｂにおいて、高
群及び低群コサイン波信号のレベル変換の必要がない場
合には、高群及び低群コサイン波発生回路１６．１７か
ら出力された高群及び低群コサイン波信号を、高群及び
低群レベル変換回路４４．４８を介さずに、上述したよ
うに合成してもよいことはもちろんである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲５２− で種々変形して実施することができる。

〔発明の効果〕

したがって、以上詳述したようにこの発明によれば、低
電源電圧で動作可能であり、構成簡易にして経済的にも
有利であるとともに、集積回路化を効果的に促進させ得
る極めて良好なりＴＭＦ信号発生装置を提供することが
できる。

【図面の簡単な説明】

第１図はこの発明に係るＤＴＭＦ信号発生装置の一実施
例を示すブロック回路構成図、第２図は同実施例の基準
発振回路の詳細を示す回路構成図、第３図及び第４図は
それぞれ同実施例の高群分周回路を示すブロック構成図
及びその動作を説明するためのタイミング図、第５図及
び第６図はそれぞれ同実施例の低群分周回路を示すブロ
ック構成図及びその動作を説明するためのタイミング図
、第７図は同実施例の高群コサイン波発生回路を示すブ
ロック構成図、第８図は同高群コザイン波発生回路のス
イッチ回路の詳細を示す回路構成図、第９図及び第１０
図はそれぞれ同高群コサイン波発生回路の動作を説明す
るためのタイミング図、第１１図及び第１２図はそれぞ
れ同実施例の低群コサイン波発生回路を示すブロック構
成図及びその動作を説明するためのタイミング図、第１
３図は従来のコザイン波発生回路の説明図、第１４図及
び第１５図はそれぞれ低群コサイン波発生回路の変形例
を示すブロック構成図及びその動作を説明するためのタ
イミング図、第１６図は高群コサイン波発生回路の変形
例を示すブロック構成図、第１７図は同実施例の出力合
成回路を示すブロック回路構成図、第１８図は従来の出
力合成回路を示すブロック回路構成図、第１９図乃至第
２３図はそれぞれ同実施例の出力合成回路の他の例を示
すブロック回路構成図である。１１・・・基準発振回路、１２・・・キー入力インター
フェース回路、１３・・・高群分周回路、１４・・・低
群分周回路、１５・・・キー操作部、１６・・・高群コ
サイン波発生回路、１７・・・低群コサイン波発生回路
、１８・・・出力合成回路、１９・・・出力端子、２Ｏ
・・・４ビツトシフトカウンタ回路、２１・・・プログ
ラマブル状態検出回路、２２・・・バイナリカウンタ回
路、２３・・・出力端子、２４・・・６ビツトシフトカ
ウンタ回路、２５・・・プログラマブル状態検出回路、
２６・・・Ｒ−ＳＦＦ回路、２７・・・出力端子、２ｓ
・・・９ビツトシフト力ウンタ回路、２９・・・ＮＯＲ
回路、３Ｏ・・・出力端子、３ノ・・・スイッチ、３２
・・・基準電圧発生回路、３３・・・入力端子、３４・
・・ＰチャネルＭＯＳトランジスタ、３５・・・インバ
ータ、３６・・・ＰチャネルＭＯＳトランジスタ、３７
・・・出力端子、３８・・・８ビツトシフトカウンタ回
路、３９・・・抵抗、４０・・・ｌＡ分周回路、４１・
・・入力端子、４２・・・スイッチ回路、４３・・・電
源端子、４４・・・高群レベル変換回路、４５・・・入
力端子、４６・・・スイッチ回路、４７・・・電源端子
、４Ｂ・・・低群レベル変換回路、４９．５０・・・緩
衝増幅器、５１・・・電源端子、５２・・・出力端子、
５３・・・ミクシング回路、５４．５５・・・入力端子
、５６・・・出力端子、５７．５８・・・入力端子、５
９・・・増幅器、６０・・・出力端子、６１．６２・・
・積分５５− 回路、６３・・・増幅器、６４．６５・・・揚力端子、
６６．６７・・・ソースフォロワ回路、６８・・・増幅
器、６９・・・ソースフォロワ回路、７Ｏ・・・増幅器
。出願人代理人　弁理士　鈴　江　武　彦５６一第４図（ｂ）　’ｊ　１１Ｊ’％−−−−−−−−−−−−−
−−−−−−−−−−−−−第６図（ｂ）「」師−−−−−一一一−−−−−−−−−−−
−−−−（ｅ）Ｌ□ 第１８図（ａ）（ｂ）第１９図第２０図第２１図第２２図第２３図

Claims

【特許請求の範囲】

操作されたキーの種別に対応して基準周波数信号をそれ
ぞれ二種の規格周波数にまで分周するとともに該分周周
期とほぼ等しい周期をもつサイン波信号を発生する分周
及びサイン波発生手段と、このサイン波発生手段から出
力された両信号を合成して得られたＤＴＭＦ信号を電話
回線に送出する合成手段とを有するＤＴＭＦ信号発生装
置において、前記サイン波発生手段を、複数の二安定回
路よシなシ入力される被分周信号を所定周期で順次シフ
トするシフト手段と、このシフト手段の各二安定回路の
出力に対応して互いに異なる第１及び第２の電圧レベル
を選択的に導出する複数のスイッチ手段と、この複数の
スイッチ手段で導出された第１または第２の電圧レベル
がそれぞれ一端に加えられるとともに他端が共通接続さ
れ該共通接続点に前記シフト手段による一巡動作毎に前
記第１または第２の電圧レベルが一括して加えられる複
数の容量性素子とで構成し、前記複数の容量性素子の共
通接続点からサイン波信号の出力を得るようにしてなる
ことを特徴とするＤＴＭＦ信号発生装置。