JPS584491A - 境界追跡回路 - Google Patents
境界追跡回路Info
- Publication number
- JPS584491A JPS584491A JP56102904A JP10290481A JPS584491A JP S584491 A JPS584491 A JP S584491A JP 56102904 A JP56102904 A JP 56102904A JP 10290481 A JP10290481 A JP 10290481A JP S584491 A JPS584491 A JP S584491A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- character
- address
- output
- tracking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は図面データの境界を順次追跡する境界追跡回路
に関する。
に関する。
画儂処理装置においてたとえば文字認識装置等では認識
する文字等の境界を判定する必要がある。従来の装置で
は前記境界の判定を行なうのに、全画面を一次元的に走
査する処理を行なっていた。この−次元的に走査する処
理は認識部ｊｌＫ直接関係のない場所まで処理を行う・
こととなるため、処理時間が長かった。また、このよう
な全画面の走査は行なわず、境界部分のみを追跡する方
式も用いられているが、この追跡方式は判定すべきマス
クの近傍が８近傍あるので全ての近傍を判断するのに一
次元的に走査する処理と同様に多くの時間を要していた
。
する文字等の境界を判定する必要がある。従来の装置で
は前記境界の判定を行なうのに、全画面を一次元的に走
査する処理を行なっていた。この−次元的に走査する処
理は認識部ｊｌＫ直接関係のない場所まで処理を行う・
こととなるため、処理時間が長かった。また、このよう
な全画面の走査は行なわず、境界部分のみを追跡する方
式も用いられているが、この追跡方式は判定すべきマス
クの近傍が８近傍あるので全ての近傍を判断するのに一
次元的に走査する処理と同様に多くの時間を要していた
。
本実明線上記従来の欠点に鑑みてたとえば文字等の境界
を高速かつ確実に判定する境界追跡回路を提供すること
である。
を高速かつ確実に判定する境界追跡回路を提供すること
である。
本発明の特徴とするところは、二値化された図形データ
を記憶する手段と、あらかじめ決められているマスクを
指定する複数の追跡マスクの番号を記憶する手段と、前
記二値化され九図形データを記憶する手段に格納されて
いる図形データを前記追跡マスクの番号を記憶する手段
によって指定された追跡マスク、の位置を判定する手段
と、前記追跡マスクの位置を判定する手段によって得ら
れた結果から次に用いるべき追跡マスクの番号を決定す
る手段からなシ、前記二値化された図形データのパター
ンの境界を自動的に追跡する境界追跡回路を提供するこ
とである。
を記憶する手段と、あらかじめ決められているマスクを
指定する複数の追跡マスクの番号を記憶する手段と、前
記二値化され九図形データを記憶する手段に格納されて
いる図形データを前記追跡マスクの番号を記憶する手段
によって指定された追跡マスク、の位置を判定する手段
と、前記追跡マスクの位置を判定する手段によって得ら
れた結果から次に用いるべき追跡マスクの番号を決定す
る手段からなシ、前記二値化された図形データのパター
ンの境界を自動的に追跡する境界追跡回路を提供するこ
とである。
以下、本発明の一実施例を図面を参照して詳細に説明す
る。
る。
第１図は本発明の一実施例のブロック図であシ、制御回
路１の初期値出力２、制御出力３は累積和回路４、ＲＯ
Ｍよりなるマスク番号差分ベクトル変換テーブル５にそ
れぞれ接続される。また制御回路１のクロック出力６．
７はレジスタよりなるラッチ回路８．９のクロック入力
に接続される。ラッチ回路８．９の出力はアンド回路１
０の２個のゲートにマスク人力ａ、ｂとして加えられる
とともにＲｏＭよりなるスキャン方向ベクトル発生テー
ブル１３に加えられる。アンド回路１０の出力は、マス
クカウンタ１１のクロック人力ＣＥに加えられる。マス
クカウンタ１１の出力１２はスキャン方向ベクトル発生
テーブル１３、マスク番号／差分ベクトル変換テーブル
５のそれぞれのマスク番号入力端子１４．１５に接続さ
れる。スキャン方向ベクトル発生テーブル１３の出力線
累積和回路２４の加算器１６の一方の入力１７に加えら
れる。加算器１６の出力は累積和回路４のレジスタ１８
の入力に加えられる。レジスタ１８の出力２９は加算器
１６の他の入力１９と文字情報格納メモリ２０のアドレ
ス人力２１、加算器２２の一方の人力２３に接続される
。マスク番号／差分ベクトル変換テーブル５の出力２４
は加算器２２の他の人力２５に加えられる。加算器２２
の出力社文字枠情報格納メモリ２６のアドレス入力に接
続され、文字枠情報格納メモリ２６の出力はラッチ回路
８．９０入力に接続される０文字情報格納メモリ２０の
出力２７は特徴系列として出力２８に出力される。
路１の初期値出力２、制御出力３は累積和回路４、ＲＯ
Ｍよりなるマスク番号差分ベクトル変換テーブル５にそ
れぞれ接続される。また制御回路１のクロック出力６．
７はレジスタよりなるラッチ回路８．９のクロック入力
に接続される。ラッチ回路８．９の出力はアンド回路１
０の２個のゲートにマスク人力ａ、ｂとして加えられる
とともにＲｏＭよりなるスキャン方向ベクトル発生テー
ブル１３に加えられる。アンド回路１０の出力は、マス
クカウンタ１１のクロック人力ＣＥに加えられる。マス
クカウンタ１１の出力１２はスキャン方向ベクトル発生
テーブル１３、マスク番号／差分ベクトル変換テーブル
５のそれぞれのマスク番号入力端子１４．１５に接続さ
れる。スキャン方向ベクトル発生テーブル１３の出力線
累積和回路２４の加算器１６の一方の入力１７に加えら
れる。加算器１６の出力は累積和回路４のレジスタ１８
の入力に加えられる。レジスタ１８の出力２９は加算器
１６の他の入力１９と文字情報格納メモリ２０のアドレ
ス人力２１、加算器２２の一方の人力２３に接続される
。マスク番号／差分ベクトル変換テーブル５の出力２４
は加算器２２の他の人力２５に加えられる。加算器２２
の出力社文字枠情報格納メモリ２６のアドレス入力に接
続され、文字枠情報格納メモリ２６の出力はラッチ回路
８．９０入力に接続される０文字情報格納メモリ２０の
出力２７は特徴系列として出力２８に出力される。
制御回路１は累積和回路に初期値（本実施例では図形の
重心を用いる）を、マスク番号／差分ベクトル変換テー
ブル５にモード信号を与えるとともに、ラッチ回路８．
９にタイミングクロックを供給する。累積和回路４は制
御回路１より与えられた初期値とスキャン方向ベクトル
発生テーブル１３から与えられた４方向のスキャン方向
ベクトルから３×３マスクからなる追跡マスクのセンタ
アドレスを求め、すなわちマスクの中心が画面のどこに
あるかを求め文字情報格納メモリ２０に格納されている
文字情報のアドレ、スを指定して出力させる。
重心を用いる）を、マスク番号／差分ベクトル変換テー
ブル５にモード信号を与えるとともに、ラッチ回路８．
９にタイミングクロックを供給する。累積和回路４は制
御回路１より与えられた初期値とスキャン方向ベクトル
発生テーブル１３から与えられた４方向のスキャン方向
ベクトルから３×３マスクからなる追跡マスクのセンタ
アドレスを求め、すなわちマスクの中心が画面のどこに
あるかを求め文字情報格納メモリ２０に格納されている
文字情報のアドレ、スを指定して出力させる。
第２図には前記追跡マスクと境界追跡論理が示されてい
る。ここでスキャン方向とは判定マスクのセンタ（Ｃ）
が移動する方向のことである。第１図において累積和回
路４の出力２９は文字情報格納メモリ２０内の第２図に
示したマスクの中心Ｃのアドレスを示す。
る。ここでスキャン方向とは判定マスクのセンタ（Ｃ）
が移動する方向のことである。第１図において累積和回
路４の出力２９は文字情報格納メモリ２０内の第２図に
示したマスクの中心Ｃのアドレスを示す。
第２図のマスク番号はθ〜３まであシ、各々スキャン方
向が異なっている。マスク人力ａ１ｂによってスキャン
方向が決定され、この決定はスキャン方向ベクトル発生
テーブル１３によって行なわれる。また、マスク入力ａ
１ｂがともに１の時にはアンドゲート１０から出力され
マスクカウンタ１１がインクリメントしマスク番号が＋
１され次の値のマスクに変わる。この動作はマスクスイ
ッチとして第２図中に示され、第１図においてマスクカ
ウンタ１１によって行なわれるもので、マスクカウンタ
１１は現在使用中のマスクの稚類を示す、なお、第２図
の境界追跡論理は左回夛追跡を示している。
向が異なっている。マスク人力ａ１ｂによってスキャン
方向が決定され、この決定はスキャン方向ベクトル発生
テーブル１３によって行なわれる。また、マスク入力ａ
１ｂがともに１の時にはアンドゲート１０から出力され
マスクカウンタ１１がインクリメントしマスク番号が＋
１され次の値のマスクに変わる。この動作はマスクスイ
ッチとして第２図中に示され、第１図においてマスクカ
ウンタ１１によって行なわれるもので、マスクカウンタ
１１は現在使用中のマスクの稚類を示す、なお、第２図
の境界追跡論理は左回夛追跡を示している。
マスク番号／差分ベクトル変換テーブル５の出力と累積
和回路４の出力すなわちレジスタ１８の出力２９は加算
器２２で加算され文字枠情報格納メモリのアドレスを指
定する。
和回路４の出力すなわちレジスタ１８の出力２９は加算
器２２で加算され文字枠情報格納メモリのアドレスを指
定する。
マスク番号／判定方向ベクトル変換テープル５では制御
回路３のモード指定すなわちマスクａおよびｂを得るた
めの差分アドレス指定と！スフカウンタ１１からのマス
ク番号を受けてマスクの中心Ｃからのマスク中のａ、
ｂｐ位置を求める。
回路３のモード指定すなわちマスクａおよびｂを得るた
めの差分アドレス指定と！スフカウンタ１１からのマス
ク番号を受けてマスクの中心Ｃからのマスク中のａ、
ｂｐ位置を求める。
ｔｇｓ図ｉ’ｚ−＝ｒｘｐ番号／差分ベクトル変換テー
ブルの内容を示す、前記テーブルは、たとえばＲＯＭ（
リードオンリーメモリ）で構成され、ＲＯＭの入力とし
てはマスク番号、モードがある。モードは０でａを、１
でｂを指定する。前記ＲＯＭの出方は差分ベクトルであ
シ、論理判定に必要な８近傍中２近傍を決定する。すな
わち、−１で左方向、４７で左下方向、４８で下方向、
４９で右下方向、１で右方向、−４７て右上方向、−４
８で上方向、−４９で左上方向を各々示している。前記
方向は４８Ｘ４８ｉｉｉ素よシなる両会の場合であり、
第１図の実施例の各メモ９２０，２６も４８Ｘ４ｇの画
素よルなる。加算器２２の出力社文字枠情報格納２６上
のａ、ｂのアドレスを指定する。前記ａＸ ｂのアドレ
ス指定は順に行なわれ、文字枠格納メモリから前記指定
されたアドレスの内容が出力され、前記出力されたデー
タは、ラッチ８．９に順に格納される。制御回路１のク
ロック出力６．７は前記データの取り込みタイミングを
ラッチ８．９６Ｃ与えるものである。マスク入力ａ１ｂ
すなわちラッチ８．９の出力は、アンド回路１０に入や
、マスク入力ａ、ｂが共に１の時はマスクカウンタ１１
をインクリメントする。すなわち、第２図に示したマス
ク番号〇〜３において、＆ｗ１、ｂ＝ｌの時のマスクス
イッチの動作を行なっている。さらに、マスク人力ａ、
ｂはスキャン方向ベクトル発生ｆ−７’ル１３に入ル、
第２図に示したスキャン方向が決定され、累積和回路４
の加算器１６に入力される。
ブルの内容を示す、前記テーブルは、たとえばＲＯＭ（
リードオンリーメモリ）で構成され、ＲＯＭの入力とし
てはマスク番号、モードがある。モードは０でａを、１
でｂを指定する。前記ＲＯＭの出方は差分ベクトルであ
シ、論理判定に必要な８近傍中２近傍を決定する。すな
わち、−１で左方向、４７で左下方向、４８で下方向、
４９で右下方向、１で右方向、−４７て右上方向、−４
８で上方向、−４９で左上方向を各々示している。前記
方向は４８Ｘ４８ｉｉｉ素よシなる両会の場合であり、
第１図の実施例の各メモ９２０，２６も４８Ｘ４ｇの画
素よルなる。加算器２２の出力社文字枠情報格納２６上
のａ、ｂのアドレスを指定する。前記ａＸ ｂのアドレ
ス指定は順に行なわれ、文字枠格納メモリから前記指定
されたアドレスの内容が出力され、前記出力されたデー
タは、ラッチ８．９に順に格納される。制御回路１のク
ロック出力６．７は前記データの取り込みタイミングを
ラッチ８．９６Ｃ与えるものである。マスク入力ａ１ｂ
すなわちラッチ８．９の出力は、アンド回路１０に入や
、マスク入力ａ、ｂが共に１の時はマスクカウンタ１１
をインクリメントする。すなわち、第２図に示したマス
ク番号〇〜３において、＆ｗ１、ｂ＝ｌの時のマスクス
イッチの動作を行なっている。さらに、マスク人力ａ、
ｂはスキャン方向ベクトル発生ｆ−７’ル１３に入ル、
第２図に示したスキャン方向が決定され、累積和回路４
の加算器１６に入力される。
第４図はスキャン方向ベクトル発生テーブルの内容を示
す、前記テーブルはたとえばＲＯＭで構成され、ＲＯＭ
の入力として社マスク番号、マスク人力があり、これら
よりＲＯＭの出力すなわち次に進むべきアドレスである
スキャン方向ベクトルを決定する。マスク入力すなわち
ａ、ｂは共に０か１かどちらかの値をとる。たとえば、
マスク番号０ではａｌｂが共に０又はａが０、ｂが１の
時−４８すなわち上方向となシ、１が１、ｂが０又は１
、ｂがともに１の時−１すなわち左方向となる。
す、前記テーブルはたとえばＲＯＭで構成され、ＲＯＭ
の入力として社マスク番号、マスク人力があり、これら
よりＲＯＭの出力すなわち次に進むべきアドレスである
スキャン方向ベクトルを決定する。マスク入力すなわち
ａ、ｂは共に０か１かどちらかの値をとる。たとえば、
マスク番号０ではａｌｂが共に０又はａが０、ｂが１の
時−４８すなわち上方向となシ、１が１、ｂが０又は１
、ｂがともに１の時−１すなわち左方向となる。
マスク番号１ではａＳ ｂが共にＯまたＦｉａが０、ｂ
が１の時左方向、ａが１、ｂが０、またはａ、ｂがとも
に１の時４８すなわち下方向となる。マスク番号２では
マスク入力に対して下方向と右方向すなわち１となる。
が１の時左方向、ａが１、ｂが０、またはａ、ｂがとも
に１の時４８すなわち下方向となる。マスク番号２では
マスク入力に対して下方向と右方向すなわち１となる。
マスク番号３ではマスク入力に対して右方向と上方向と
なる。
なる。
加算器１６は前回のマスクの中心Ｃのアドレスすなわち
レジスタ１Ｂの内容を加算してレジスタ１８に再格納す
る。上記動作をマスクの中心Ｃが境界をひとまわりする
まで行なう。
レジスタ１Ｂの内容を加算してレジスタ１８に再格納す
る。上記動作をマスクの中心Ｃが境界をひとまわりする
まで行なう。
次にたとえば第５ａ！Ｊに示した「漢Ｊ３０の字の文字
枠の追跡を本実施例で行なった場合について説明する。
枠の追跡を本実施例で行なった場合について説明する。
第５図の斜線部３１は文字枠を示している。第６図には
第５図の文字枠３１を示したものであり、さらにＧは文
字すなわち「漢」の重心を示している０本発明の実施例
では初期値線文字データの重心としているので、マスク
の中心ｃｏｄまず前記重心に指定される。初期値のとき
にマスクカウンタが一〇であると、ａ、ｂはと屯ＫＯで
あるので、マースフの中心Ｃは上方向に移動する。上部
の点３″２で文字枠にａがか＼シすなわちａが１．ｂが
０とな９左の移動を開始する０次に点３３でａが１、ｂ
が１となる。よって、マスクカウンタの値は′＋１され
る。す碌わち、マスク番号はＯから１に変わる。マスク
番号が変わると、ｊＬ、 ｂａ共に０となシ左に１つ
進むとａが１となシ、下方へ移動する。さらに下方に移
動するとａＸ ｂはともに０となり、再度左へ移動する
。同様にして下方へさらに左方へさらに下方へ移動する
と点３５でａｌｂが共に１となりマスクカウンタの値は
＋１される。同様な手順でマスクの中心Ｃが文字枠のま
わりの軌跡３６の上を移動しひとオわシすると動作は完
了する。
第５図の文字枠３１を示したものであり、さらにＧは文
字すなわち「漢」の重心を示している０本発明の実施例
では初期値線文字データの重心としているので、マスク
の中心ｃｏｄまず前記重心に指定される。初期値のとき
にマスクカウンタが一〇であると、ａ、ｂはと屯ＫＯで
あるので、マースフの中心Ｃは上方向に移動する。上部
の点３″２で文字枠にａがか＼シすなわちａが１．ｂが
０とな９左の移動を開始する０次に点３３でａが１、ｂ
が１となる。よって、マスクカウンタの値は′＋１され
る。す碌わち、マスク番号はＯから１に変わる。マスク
番号が変わると、ｊＬ、 ｂａ共に０となシ左に１つ
進むとａが１となシ、下方へ移動する。さらに下方に移
動するとａＸ ｂはともに０となり、再度左へ移動する
。同様にして下方へさらに左方へさらに下方へ移動する
と点３５でａｌｂが共に１となりマスクカウンタの値は
＋１される。同様な手順でマスクの中心Ｃが文字枠のま
わりの軌跡３６の上を移動しひとオわシすると動作は完
了する。
第７図はマスク番号の初期値の違いによる ４゜軌跡変
化を示す図である。マスク番号が１のときは左方向から
、２０時は下方向から、３０時は右方向から移動を開始
する。
化を示す図である。マスク番号が１のときは左方向から
、２０時は下方向から、３０時は右方向から移動を開始
する。
第１図に示した本発明の実施例では文字情報と文字枠情
報は異るメモリに格納されているが、第８図には同一メ
モリ上に前記情報を格納したメモリの１アドレス分のメ
モリ構成を示す、１アドレスのメモリａｎ＋ｉビットよ
シ構成され、ビット１〜ｎが文字情報を示し、ビット０
は文字枠情報を示している。前記ピッ）０が００時は文
字領域を、１の時は文字枠領域を示す。
報は異るメモリに格納されているが、第８図には同一メ
モリ上に前記情報を格納したメモリの１アドレス分のメ
モリ構成を示す、１アドレスのメモリａｎ＋ｉビットよ
シ構成され、ビット１〜ｎが文字情報を示し、ビット０
は文字枠情報を示している。前記ピッ）０が００時は文
字領域を、１の時は文字枠領域を示す。
第９図には境界追跡論理として右まわりを用イた場合を
示す、第９図においてマスク番号は、たとえば４から開
始すると４．５．６．７さらには４の順にまわる。
示す、第９図においてマスク番号は、たとえば４から開
始すると４．５．６．７さらには４の順にまわる。
以上説明したように、本発明によれば、従来で社得られ
なかった高速かつ確実な文字等の境界を求めることが可
能となる。
なかった高速かつ確実な文字等の境界を求めることが可
能となる。
第１同社本発明の実施例のブロック図、第２図は左型わ
シの境界追跡論理を示す図、第３図はマスク番号／判定
方向ベクトル変換テーブルを示す図、第４図はスキャン
方向ベクトル発生テーブルを示す図、第５図１文字情報
を示す図、第６図社境界追跡を説明する図、第７図は軌
跡変化を示す図、第８図はメモリ構成を示す図、第９図
は右まわシの境界追跡を示す図である。 １・・・・−・・・・・・制御回路 ４・・・・・・・
・・・・・・・・累積和回路５・−・・−・・・・・マ
スク番号／判定方向ベクトル変換テーブル ８．９・・
・・・・・・・ラッチ１１・・・・・・・・・マスクカ
ウンタ２０．２６・−・・・・・・・メモリ ２２・・
・・・・・−・加算器才２図 ７Ｆ’３図 才 ４図 矛５［矛６図 −）Ｐ９図
シの境界追跡論理を示す図、第３図はマスク番号／判定
方向ベクトル変換テーブルを示す図、第４図はスキャン
方向ベクトル発生テーブルを示す図、第５図１文字情報
を示す図、第６図社境界追跡を説明する図、第７図は軌
跡変化を示す図、第８図はメモリ構成を示す図、第９図
は右まわシの境界追跡を示す図である。 １・・・・−・・・・・・制御回路 ４・・・・・・・
・・・・・・・・累積和回路５・−・・−・・・・・マ
スク番号／判定方向ベクトル変換テーブル ８．９・・
・・・・・・・ラッチ１１・・・・・・・・・マスクカ
ウンタ２０．２６・−・・・・・・・メモリ ２２・・
・・・・・−・加算器才２図 ７Ｆ’３図 才 ４図 矛５［矛６図 −）Ｐ９図
Claims (1)
- 二値化にされた図形データを記憶する手段と、あらかじ
め決められているＶスフを指定する複数の追跡マスクの
番号を記憶する手段と、前記二値化された図形データを
記憶する手段に格納されている図形データを前記追跡マ
スクの番号を記憶手段によって指定された追跡マスクの
位置を判定する手段と、前記追跡マスクの位置を判定す
る手段によって得られた結果から次に用いるべき追跡マ
スクの番号を決定する手段とからなシ、前記二値化され
た図形データのパターンの境界を自動的に追跡すること
を特徴とする境界追跡回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102904A JPS584491A (ja) | 1981-06-30 | 1981-06-30 | 境界追跡回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102904A JPS584491A (ja) | 1981-06-30 | 1981-06-30 | 境界追跡回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS584491A true JPS584491A (ja) | 1983-01-11 |
| JPS648389B2 JPS648389B2 (ja) | 1989-02-14 |
Family
ID=14339839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102904A Granted JPS584491A (ja) | 1981-06-30 | 1981-06-30 | 境界追跡回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584491A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61200717A (ja) * | 1985-02-13 | 1986-09-05 | ゼネラル・エレクトリック・カンパニイ | 伝送ゲート回路 |
-
1981
- 1981-06-30 JP JP56102904A patent/JPS584491A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61200717A (ja) * | 1985-02-13 | 1986-09-05 | ゼネラル・エレクトリック・カンパニイ | 伝送ゲート回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648389B2 (ja) | 1989-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404921B1 (en) | Contour extracting method and apparatus | |
| JPS646512B2 (ja) | ||
| US4943801A (en) | Graphics display controller equipped with boundary searching circuit | |
| JPS584491A (ja) | 境界追跡回路 | |
| JPH03233689A (ja) | アウトラインデータ描画装置 | |
| JPS6226748B2 (ja) | ||
| JPS61161576A (ja) | 画像信号処理装置 | |
| JPH03196276A (ja) | 画像処理装置 | |
| JP3069425B2 (ja) | 画像処理装置 | |
| JP2967591B2 (ja) | 複合図形の分割方法 | |
| JPS6125190B2 (ja) | ||
| JPH0535872A (ja) | ２値画像の輪郭追跡方式 | |
| JP2573972B2 (ja) | パターン整合装置 | |
| JPS57187761A (en) | Pattern extraction method | |
| JP3084726B2 (ja) | 画像処理領域認識装置 | |
| JPS61237184A (ja) | 手書きパタ−ン入力装置 | |
| JPS6316787B2 (ja) | ||
| JPS62108381A (ja) | 濃度ヒストグラム検出装置 | |
| JPS5927374A (ja) | 境界線追跡回路 | |
| JPH067390B2 (ja) | 図形解析装置 | |
| JPS5947674A (ja) | 画像切り出し方式 | |
| JPH0424749B2 (ja) | ||
| JPH01181165A (ja) | 傾き検出装置 | |
| JPH0234066B2 (ja) | ||
| JPH0479033B2 (ja) |