JPS584506B2 - クロック制御システム - Google Patents

クロック制御システム

Info

Publication number
JPS584506B2
JPS584506B2 JP49125604A JP12560474A JPS584506B2 JP S584506 B2 JPS584506 B2 JP S584506B2 JP 49125604 A JP49125604 A JP 49125604A JP 12560474 A JP12560474 A JP 12560474A JP S584506 B2 JPS584506 B2 JP S584506B2
Authority
JP
Japan
Prior art keywords
signal
data
clock
time
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49125604A
Other languages
English (en)
Other versions
JPS5081004A (ja
Inventor
アンドレ・イー・デスブラーシエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5081004A publication Critical patent/JPS5081004A/ja
Publication of JPS584506B2 publication Critical patent/JPS584506B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明は、伝送媒体を介して送られてくるデータを受信
する装置に関し、更に具体的に言えば、伝送中に生ずる
ひずみを補正するための自動適応型等化器を使用するデ
ータ受信装置における同期化装置に関するものである。
なお、「同期化」という用語は、データ信号の有意点、
即ち、信号が但持している情報を最も良好に検出するこ
とができるような時点を出来るだけ正確に決定するよう
にクロツクを調整することを意味する。
同期化に関する問題は、以前から検討されており、現在
最も広く使用されている技法の場合、送信側においてデ
ータ送信速度を定めるように用いられるクロツク信号の
周波数と同じ周波数を有するクロツク信号を生ずるクロ
ック信号発生器を受信側に設け、データの送信前及び送
信中に送られる信号によってクロツク借号発生器の出力
の周波数及び位相を正しく調整することが行なわれる。
この調整は、独立した複数のヤペレーションにより実施
される。
まず最初、第1のデータの伝送前に、受信クロツクの位
相に関する初期設定が行なわれ、次に、各データの伝送
前に、クロックの位相に関する再同期化が行なわれ、最
後、に、データの伝送中に、受信信号から抽出される情
報に基づいてクロツクの相次ぐ修正が行なわれる。
この最後の修正オペレーションが最も微妙である。
本発明は、この修正オペレーションに関するものである
。
従来、比較的低速度で信号が伝送される場合、若しくは
適応型等化器を使用する必要がないほど伝送中のひずみ
が少ない場合には、この問題は解決されている。
最近は、増々高速度で伝送を行なう傾向にあり、この場
合には、等化器が必要である。
これらの等化器は、その出力端に生ずる誤差信号に応じ
て伝達関数が継続的に変えられるような特性を有する。
しかしながら、現在適用されている高速度の場合には、
受信データ信号から直接、クロツクの修正に必要な情報
を抽出できないほどのひずみが生じてしまうのである。
この様な事に関して従来提案されている解決策の1つは
、データ信号からではなく、データ信号に重ねられた信
号からクロック制御情報を得るものである。
例えば、フランス国特許出願第7120097号は、こ
の技術を位相変調方式の伝送に適用して、位相変調信号
に弱い振幅変調をかける様式のものを示している。
しかしながら、この技術も付加的な雑音源を導入するこ
と、及び間接的に伝送速度を制限するという欠点を有す
る。
それは、多位相及び多レベルの伝送については、この技
術を適用しえないということによる。
他の類似の技術は、データ信号の周波数スペクトルの両
側にスペクトルを有する2つのパイロット・トーンを送
って、それからクロツク情報を抽出するものである。
しかしながら、この場合も、伝送媒体の有効帯域幅は相
当制限される。
等化後のデータ信号からクロツク制御に必要な情報を抽
出することも提案されている。
この場合、信号が伝送中に少ししかひずまずかったのと
同じ状態が得られるので、通常の技術を用いることが可
能である。
但し、これは、適応型等化器を使用する場合には適用さ
れない。
適応型等化器−クロック回路の構成は、2つのサブ・シ
ステムから成るフィードバック・ループ回路であり、サ
ブ・システムは、等化信号からデータを検出するときに
生ずるエラーを少なくするように独立して同じ動作を行
なう。
この様なフィードバック・ループは、場合によっては、
不安定になり、又、安定状態においてさえも、等化器の
レベル及びクロツク制御回路のレベルの両方において充
分な補正を行なうのに必要な時間、即ち、応答時間は相
当延長される。
一方、この様なシステムは、デイジタル技法によるサン
プル信号に関して動作することが望まれる場合には重大
な欠点を有する。
適応型等化器(少なくとも最近のもの)は、補正機能を
発揮するのに、各変調時間毎に1つのサンプルしか必要
としない。
ところで、クロツク制御に必要な情報を得るには、等化
信号を良好に定めるために規定される各変調時間につき
幾つかのサンプルが必要である。
従って、等化器は、変調時間毎に、その機能を発揮する
のに必要とするよりも多くのサンプルについて動作しな
ければならない。
これによつて計算回路及び等化器の動作は一層複雑にな
る本発明の主たる目的は、適応型等化器の前に表いて伝
送媒体から受信するデータ信号を直接利用して受信機の
クロツクを制御するブロック制御システムを提供するこ
とである。
本発明の他の目的は、適応型等化器に対してフィードバ
ック・ループ接続ではなく縦続接続されそれによってシ
ステムの安定度を増し且つ全体のレスポンス時間を短縮
することのできる受信機同期クロツク制御システムを提
供することである。
本発明の更に他の目的は、制御のための全体的若しくは
部分的な情報をデータ信号に重ねることを要しない受信
機同期クロンク制御システムを提供することである。
本発明によるシステムにおいては、補正のために、伝送
モードに従って、伝送時に使用される信号エレメントの
エンベロープ、即ち基本的ベースバンド信号自体のエン
ベロープ示表わす標準信号が、受信データ信号及び検出
情報に基づいて形成される。
時間基準に関するこの標準信号の時間一位置情報は同期
エラー指示を生じ、これは受信クロツクの動作を調整す
るために利用される。
これから、図面を参照しながら本発明の実施例の説明を
行なうことにする。
第1図は、本発明の原理に従うてデータ受信機の概略的
構成を示すものである。
この受信機はフランス国特許出願第7326イ04号に
示されているような型の等化器を有する。
又、これから説明する実施例に関して、使用碁れている
伝送モード、即ち変調方式は多レベル差動位相変調方式
であると仮定する。
この変調方式によると、データ情報は、所与の時点にお
ける伝送信号の振幅ρ及び位相φによって示される。
伝送信号はアナログ信号r(f)として受信機に受信さ
れて自動利得制御回路1を経た後、クロック3によって
定められる時点tiにおいてサンプリング装置2により
標本化される。
データ伝送速度を1/T〔ボー〕とした場合、クロック
3によって定められるサンプリング周波数は、M/Tで
あり、これによって、時間T毎に集められる複数のサン
プルriは信号r (f)を正しく規定するのに充分で
ある。
なお、Mは2以上の止整数であり、実施態様に応じて任
意に選定され名。
次に、サンプルriは移相器4に与えられる。
移相器4は互い90度の位相差のある2つの信号サンプ
ルxi及びxiを生ずる。
この様な移相器の例は、前記フランス国特許出願第7
3 2 6 4 04に示されているサンプルxi及び
xiは等化器5へ送られる。
等化信号のデカルト座標成分のサンプルyk及びykは
検出及び復号装置6へ送られる。
更に具体的に言えば、検出及び復号装置は、サンプリン
グ装置2のサンプリング周波数M/TのM分の1の周波
数を有するデータ・クロツク信号に従って動作する。
即ち、クロツク3は、内部で生ずるデータ・クロツク信
号の周波数のM倍の周波数を有するものをサンプリング
・パルスとしてサンプリング装置2に与えるのである。
等化器5もデータ・クロツク信号に従って動作する。
従って、時間T/M毎に生ずるサスプルxi及びxiは
、全て等化器5に与えられるわけではなく、時間T毎に
1つの割合いで等化器5に与えられる様になっている。
なお、データ・クロツク信号によって定められる時点を
データ・クロツク時点Tiと呼ぶことにする。
したがって、サンプリング装置2のためのサンプリング
時点tiは、相次ぐデータ・クロック時点Ti間の時間
をM等分した時点である。
検出及び復号装置6はデカルト座標yk及びykの極座
標ρk及びφkへの変換により、データと次1の式で表
現される信号とを生ずる。
この2つの信号はクロック制御回路7へ送られる。
回路7は、サンプルxi及びXIをも受取り、クロツク
3に対して、その動作を補正するための制御信号CSを
与える。
第2図は第1図におけるクロック制御回路7の構成を詳
細に示している。
なお、第1図の等化器5も第2図において等化器8及び
9として附随的に示されている。
移相器4から各変調時間T当りM個得られるサンプルx
iは速度1/Tなる第2のサンプリング処理を受ける。
こうして1変調時間当り1個の割合で得られるサンプル
xkはトランスバーサル等化器8へ送られる。
トランスバーサル等化器8は等化信号の成分のサンプル
ykを生ずる。
同様に、サンプルxiも1/Tなる速度の第2のサンプ
リング処理を受け、こうして得られるサンプルykがト
ランスバーサル等化器9において処理されることにより
、等化信号の他の成分のサンプルykが得られる。
説明をわかりやすくするために、等化器8及ば9の遅延
線の長さは2NTであると仮定する。
なおNは正整数であるこのような等化器8及び9の動作
が第1図の等化器5の動作である。
サンプルxiはθなる遅延をもたらす遅延素子10と2
τなる遅延をもたらす遅延素子11とから成る遅延セク
ションにも与えられる。
遅延素子11の両側にはタツプP1及びP2が設けられ
ている。
θの値は等化器8の基準タップ(メインタツプ)に関し
て2つのタツプP1及びP2が時間的にみて対称的にな
るように選択されている。
等化器8の基準タップが入力点Aに関してNTだけ時間
差のある中央タップであるとするならば、θはNT−τ
に等しく選定される。
従って、入力点Aからみて、タツプP,はNT−τだけ
の時間のずれがあり、タツプP2はNT+τだけの時間
のずれがある。
τの値は、Tよりも相当小さく選定される。
その理由については後述する。なお、1例としてτ=T
/Mと定めるのが都合がよい。
同様に、サンプルxiは、θなる遅延をもたらす遅延素
子12と2τなる遅延をもたらす遅延素子13とから成
る遅延セクションに与えられる。
θ及びての値は遅延素子10及び11に関して定められ
るのと同じである。
又、タツプP3及びP4は、それぞれ、入力点BからN
T−τ及びNT+?だけ時間的にずわている。
タツプP1は2つの乗算器14及び15に接続されてい
る。
乗算器14は検出及び復号装置6(第1図)から信号を
受取り、乗算器15は信号一を受取る。
同様に、タツプP3は2つの乗算器16及び17に接続
されている。
乗算器16は信号で埜ツを受取り、乗算器17は信号゜
”φ゜を受取る。
乗算器14及び17の出力は加算器18の十入力及び一
人力に別々に接続されている。
加算器18の出力側には積分器(デイジタル技術の場合
、平均化回路)19と二乗回路20とが直列接続されて
いる。
一方、乗算器15の出力は加算器21の十入力に接続さ
れており、乗算器16の出力は加算器21のもう1つの
+入力に接続されている。
加算器21の出力側には積分器(若しくは平均化回路)
22と二乗回路23とが直列接続されている。
二乗回路20及び23の出力は加算器24において加え
合わされる。
加算器24の出力信号は標準信号を表わす曲線上の第1
の点の振幅d1を示す(第3図参照)。
同様な回路構成によって、タツプP2及びP4における
信号から、この曲線の第2の点の振幅d2を得ることが
可能である。
その回路構成はタツブP,及びP3における信号に関し
て開示したのと同じであるから、図面を簡単にするため
に省略してある。
情報エレメントd,は加算器25の−入力に与えられ、
情報エレメントd2は加算器25の+入力に乃えられる
ので、結果的には、両者の差が値られる。
その差は、キヤリブレーション回路26において適当に
補正された後、計数器27の内容を変更するために用い
られる。
計数器27はクロック回路の一部であり、クロツク回路
には該計数器に信号を馬える高周波発振器28も含まれ
ている。
計数器27は分周器として働き、この出力パルスはサン
プリング時点tiを定める。
なお、検出及び復号装置6(第1図)のためのデータ・
クロック信号は、例えば周波数逓倍器によって計数器2
7の出力の周波数をM倍にすることによって得られるの
で、計数器の制御により、サンプリング・パルスのみな
らず、データ・クロック信号のタイミングも修正される
。
又、この様に高周波発振器28の出力を計数器2Tで分
周して先ずサンプリング・パルスを生じ、これをM倍し
てデータ・クロツク信号を得るのではなく、先ず計数器
27による分周によりデータ・クロツク信号を生じ、そ
れを更にM分の1に分周してサンプリングパルスを生ず
る様な構成をとることも可能である。
ここで今まで説明した回路の動作原理について述べるこ
とにする。
そのために、本例における多レベル差動位相変調方式に
関する幾つかの数式が思い起こされる。
まず、伝送線における信号が次の式によって示されるこ
とは良く知られていることである。
r(t))一E pk ( S ( t k T )c
osφk+S(t. −kT)Sinφk) (
1)この式における種々の記号は次のような意味を有す
る。
S(t):ベースバンド信号g(t)による搬送波(角
周波数wc)の変調により得られる信号(エレメント)
。
即ち、S(t)− g(t戸OSwct 0g/t)
: S(t)の位相を90度だけずらした信号。
即ち、S(t)一g(t)sinwc t ρk及びφ
k:時刻kTにおけるデータをコード化するために使用
される振幅及び位相の値。
これらの値は伝送に用いられる複数の不連続な値(ρJ
)及び(φj)の集合から得られる。
(1)式は相次いで伝送される情報エレメントに対応す
る複数の信号が重なり合った結果の信号を示している。
これは符号間干渉といわれる現象を表わすものである。
等化器(例えば第2図の等化器8,9)の中央タップを
時間基準と仮定すると、このタップにおける信号r(t
)は、時間Tが割当てられている情報エレメントの伝送
に基づく信号のみならず、この情報エレメントの前後に
送られる情報エレメントに基づく干渉をも含む。
なお、(1)式において、kは−■から+(3)まで変
化するか、又は伝送が2n+1情報エレメントを含むと
き、一nから+nまで変化する。
移送器4は互いに90度の位相差のある信号X(1)及
びx(t)を信号r(t)に基づいて生ずる。
説明をわかりやすくするために、x(t)はr (t)
に等しく、従ってx(1)はr(t)の位相を90度だ
けずらしたものであると仮定する。
同じ目的のために、信号r(1)に関して行なわれるサ
ンプリング動作は考慮に入れないことにする。
即ち、これは数学的な理論に全く影響しないからである
。
従って、x(t)及びx(t)は次の如く表現される。
x(t)一ζρk ( S C t−kT )cosφ
k+S(t−1(T)sinφk ,l
(2)x(t)一ぞρk(宮( t−kT )c
osφk−S(t−kT)sinφk 第2図を参照するに、乗算器1 4 . 1 7、加算
器18、及び積分器19は次の式で示される計算を行な
う。
これは、時間Tのp倍の時間にわたるタツプP1及びP
3における信号のコリレーション( corr−ela
tion )の結果を表わすものである。
即ち、時間T毎に(x(t+τ)〕及び(x(t±τ)
〕?、同じ時間中に検出されるデータとのコリレーショ
ンが行なわれる。
ここで注意すべきこさは、時間基準が等化器の中央タッ
プに固定されていることにより、φ0及びρ0の値は、
考察中の時間Tに従って可変であるということである。
このコリレーション動作について考察を進めると、(2
)式に従って信号x (t)を形成するエレメントの和
においてとコリ・レートされるエレメントはk=oに対
応するもの、即ち考察中の時間Tが割当てられているエ
レメントであることがわかる。
Oでないkの値に対応する他の全てのエレメント、即ち
前後の符号間干渉項は゜鵠些との・りレーションを示さ
ない。
従って、これらは(3)式で?定された平均値に関与し
ない。
同じ様な事がX(1)とーさのコリレーションについて
も当てはまる。
即ち、x(t)を形成するエレメントの和においてとコ
リレートされる唯一のエレメントはk=0に対応するも
のであり、他の全てのエレメントはコリレートされず、
従って、(3)式で規定された平均値に開与しない。
斯して、(3)式は次のように置き換えられる。
各時間Tにおいてk=oに対応するX(t)の項各時間
Tにおいてk=oに対応する↑(i)の項これは計算の
結果は単にS(t+τ)で示される。
ここで述べた事柄は、乗算器15,16、加算器21、
及び積分器22から成り次の式で示される計算を行なう
コリレーション構成にも当てはまる。
この計算の結果はS(t+τ)で示される。
この値は積分器22の出力において得られる。
S(t+τ)及び宮(t+τ)は それぞれ二乗回路2
0及び23において二乗された後、加算器24に与えら
れる。
加算器24からは次の式で示される信号が生ずる。
d1=(S(t+τ))2+(S(t+τ)〕2伝送さ
れる信号エレメントのエンベロープは通常次の式で示さ
れる。
R(t)= ( S(t) ) 2+ C宮( t)
) 2従って、加算器24の出力d1は、伝送された信
号エレメントのエンベロープを二乗したものの時刻+τ
における振幅を表わすことが知られる。
実際上、時刻+τにおけるエンブロープの振幅自体は、
加算器24の後に平方根計算回路を設けることによって
得られる。
しかしながら、本発明にとっては、エンベロープそれ自
体が得られるのか、あるいは、それを二乗したものが得
られるのかは、重要でない。
単に説明を簡単にするために、二乗エンベロープを表わ
す信号を標準信号と称しているのである。
タツプP2及びP4における信号を処理する回路(図示
せず)も同様に動作し、次の式で示されるように、時刻
−τにおける標準信号の振幅を表わす値が得られる。
a2=(S(t−τ))2+(S(t−τ)〕2第3図
は、前述の如く等化器の中央タップに設定された時間基
準の近くにおける標準信号の様子を概略的に示すもので
ある。
値d1及びd2は、それぞれ、時刻十τ及び−τにおけ
る振幅に対応する。
受信信号が適正なサンプリング処理を受けているときに
は(受信クロツクが正しく調整されているとき)、等化
器の中央タップにおける信号がエンベロープ及びその二
乗の最大振幅点に対応することが観察されており、且つ
シミュレーションによって確認されている。
ところが、サンプリング処理が適正でないと、エンベ白
一プは等化器の中央タップに関してずれてしまう。
即ち、サンプリングのタイミングが早すぎると、エンベ
ロープは図示されている如く左ヘシフトし、逆にサンプ
リングのタイミングが遅すぎると、エンベローブは右ヘ
シフトする。
差d2d,Jt標準信号の極大点と等化器の中央タップ
との間の時間差△tに比例している。
差d2−d,は加算器25において求められ、次の回路
26において適当に補正された後、サンプリングパルス
の時点tiを修正するために使用される。
修正動作は、通常の種々の態様で実施される。
ここでは、高周波発振器28及びこれに従属して分周器
として働く計数器27とから成るサンプリング・クロッ
クが使用される。
サンプリング時点、即ちクロック・パルス発生時点ti
は計数器27の内容を強制的に変更することによって修
正される。
計数器の内容の強制的変更、即ちスキップは、λ(d2
−d,)で規定される。
λはキヤリプレーション係数であり、これは選択された
計数器の特徴、及び修正を行なうのに望まれる速度に依
存している。
λの値は、システムが発振しないように(即ち、λが大
きすぎないように)、且つ時間差を充分迅速になくすこ
とのできるように(即ち、λが小さすぎないように)、
選択されなければならない。
所与の適用例におけるλの最適値を選枠することは、こ
の種技術分野の専門家にとっては容易である。
この技術によって、サンプリング時点tiを定めるクロ
ツクは、等化器の中央タップにより与えられる時間基準
に関して対照的な標準信条曲線の2つの点の振幅の差を
減ずる如くして、伝送中に継続して調節される。
以上、位相変調方式に適用した本発明の好適な実施例を
開示したが、本発明はこの特定の実施例に限られるもの
でないことはもちろんである。
好適な実施例に関する変更としては、標準信号の時間関
係を3以上の点によって限定することも可能である。
更に、2τなる遅延をもたらす遅延素子の中央にタップ
を設け、且つタツプP1及びP3について説明したよう
に回路をこれに割当てることによって、等化器の中央タ
ップに対応する基準時点における標準信号の振幅を考慮
に入れることも可能である。
同様に、基準時点の両側に追加のτ時間遅延素子を導入
することによってタップを増すこともできる。
いずれにせよ、標準信号の3以上の点が規定されるとき
には、クロツクを調節するための情報はこれらの点につ
いての重心と基準位置との間の隔りである。
逆に、単一の点だけを考慮に入れることも可能である。
この場合、その点は等化器の中央タップに対応する基準
時点における標準信号の振幅である。
この振幅を基準閾値と比較することに基づいて調節が行
なわれる。
しかしながら、好適な実施例は、前述の如く2つの点を
考慮に入れたものである。
即ち、この実施例は、回路の複雑さと、得られる精度と
の間の兼合いが最良のものである。
なお、この実施例において、等化器のメイン・タッ
プは等化器の中央に位置づけられているが、これは限定
的なものではない。
実際、或る種の伝送線においては、先行の符号間干渉よ
りも後続の符号間干渉のほうが重要であったり、あるい
は、その逆の場合もあるので、そのときには、メイン・
タップを等化器入力端近くに設定したり、あるいは入力
端より一層離して設定したりすることが行なわれる。
これは本発明の原理から逸脱するものではないことが明
らかである。
更に、調節基準として用いられる情報は、差d2−d,
として規定されたが、クロツク調節を行なう方法は種々
知られている。
開示したのは、そのうちの好適な1つにすぎない。
例えば、調節用情報の符号だけを考慮に入れる二者択一
動作を使用することも可能である。
この場合、2つの発振器か、又は2つの分周器を伴った
1つの発振器が用いられ、調整情報の符号に従って一方
の周波数から他方の周波数への切換が行なかれる。
コリレーション動作に関して、開示してある前述の(3
)及び(4)式に従った構成は最高コリレーション速度
をもたらすものである。
しかしながら、コリレーション速度を犠性にして、x(
t+τ)及び、(t+r)を゜゜゛φ゜(又は゜1゛φ
゜)だけとコリレートさせることによって、回路を単純
化することも可能である。
その場合、前述の(3)式及び(4)式の代りに次の式
が用いられる。
即ち、x(t+τ)及びx(t+τ)を前記の(2)式
で規定される完全な表現に置き換え、且つ0平均値をも
つものとしてk\0に対応する項を考慮すると次の式が
得られる。
sinφ0及びCOSφ0の項のpT時間における平均
値は0である(φ0が0から2πまで一様に分布した値
の集合であることによる)。
一方、COS2φ0の項の平均値は1である。
従って、(3y式は一S(t+τ)に対応し、(4)式
は2 S ( t+τ)に対応する。
係数百を除いて、原理は不変であるから、コリレーショ
ン結果は開示したシステムにおいて得られるのと同じで
あり、そのシステムに関する説明がそのまま適用される
。
別の方法はX(1)を一及び一とコリレートさせるもの
である。
この場合、x(t)はクロツクの調整に使用されない。
以上の様に、本発明を例示するための特定の実施例は何
ら制限を課するものでないことが明らかである。
本発明は受信機に等化器が存在しない場合においても適
用可能である。
その場合の時間基準は、データ検出時点である。
この場合、提案した技法は他の従来の技法よりも良好で
あるとは思われないけれど、本発明をその技法に適用し
うることには変りがない。
更に、等化器が使用されている場合、その型はどのよう
なものであってもよいのである。
例えば、位相変調方式に関して、フランス国特許出願第
7215578号に示されている如き等化器、即ち、伝
送線から受入れる信号r(t)に直接作用し且つ変調周
期Tより長い基本遅延をもたらす遅延素子を用いる等化
器を用いるときには、r(t±τ)を一及びーとコリレ
ートさせることによってS(t±τ)及びS(t±τ)
が得られる。
他の方法は、信号r (t)から信号↑(1)を形成し
て、これを開示したシステムに与えるものである。
この場合、等化器遅延線において用いられる基本遅延が
Tに比して充分小であるならば、信号r(t−τ)及び
r(t+τ)は遅延線から直接得られる。
同様に、本発明を振幅変調に適用するときには、所与の
変調時間中に検出されるデータ情報ε0は信号r(t−
τ)及びr(t+τ)とこれらのベースバードへの復調
の後コリレートされる。
そして、形成される標準信号は、もはや、伝送された信
号エレメント(若しくは、それを二乗したもの)ではな
く、ベースバンド信号である。
しかしながら、本発明の原理は同様に適用される。
【図面の簡単な説明】
第1図は本発明による受信機の構成を示す図、第2図は
本発明の特定の実施例に含まれる回路を示す図、第3図
は実施例におけるコリレーションの結果の標準信号を示
す図である。 第1図において、1・・・・・・自動利得制御回路、2
・・・・・・サンプリング装置、3・・・・・・クロツ
ク、4・・・・・・移相器、5・・・・・・等化器、6
・・・・・・検出復号回路、7・・・・・・クロツク制
御回路。 第2図において、8,9・・・・・・等化器、10,1
′1 ,12.13・・・・・・遅延素子、14,15
,16,17・・・・・・乗算器、18,21・・・・
・・加算器、19.22・・・・・・積分器、20,2
3・・・・・・二乗回路、24.25・・・・・・加算
器、26・・・・・・キヤリプレーション回路、27・
・・・・・計数器、28・・・・・・発振器。

Claims (1)

  1. 【特許請求の範囲】 1 角周波数wcを有する搬送波の振幅ρk及び位相φ
    kの少なくとも一方が時間T毎にデータに応じて定めら
    れたデータ信号であって、ベースバンド信号をg(t)
    で表わし、且つg(t)cos wct=S(t)
    , g(t)sin wct Jt)とするとき、r
    ( t)=Epk (.S ( t−kT )cos
    φk+S ( t −kT )sinφk〕で表わされ
    るデータ信号を、帯域幅に制限があることにより信号を
    ひずませる特性を有する伝送媒体を介して受信し、1/
    Tの周波数を有するデータ・クロツク信号によって定め
    られるデータ・クロック時点Ti毎に上記データ信号の
    サンプルに応じて上記振幅及び位相の値を求め、それに
    基いて元のデータを再生する受信装置のために、上記デ
    ータ・クロツク信号を制御するシステムであって、 上記データ・クロツク信号に関連していてM/T−1/
    τの周波数(Mは2以上の正整数)を有するサンプリン
    グ信号に従って上記データ信号のサンプリングを行って
    サンプル信号を相次いで生じる手段と、 上記サンプル信号に応じて互いに90度の位相差のある
    第1系列のサンプル信号と第2系列のサンプル信号を並
    列的に生じる手段と、 上記第1系列のサンプル信号及び第2系列のサンプル信
    号から時点Ti毎の上記データ信号の振幅値ρ0及び位
    相値φ0を求め、それを用いてsinφ0/ρ0を表わ
    す第1信号及びCOSφ0/ρ0を表わす第2信号を生
    じる手段と、 上記第1系列のサンプル信号を受け取り、それらを所定
    時間だけ遅延させたものを第1タップに生じ且つ上記所
    定時間より更に時間2τだけ遅延させたものを第2タッ
    プに生じる第1遅延手段と、上記第2系列のサンプル信
    号を受け取り、それらを上記所定時間だけ遅延させたも
    のを第3タップに生じ且つ上記所定時間より更に時間2
    τだけ遅延させたものを第4タップに生じる第2遅延手
    段と、 上記第1信号及び第2信号と上記第1遅延手段の第1タ
    ップから生じる第1系列のサンプル信号及び上記第2遅
    延手段の第3タップから生じる第2系列のサンプル信号
    とのコリレーションによってS(t+τ)に対応する第
    3信号及びS(t+τ)に対応する第4信号を並列的は
    生じる手段と、上記第1信号及び第2信号と上記第1遅
    延手段の第2タップから生じる第1系列のサンプル信号
    及び上記第2遅延手段の第4タップから生じる第2系列
    のサンプル信号とのコリレーションによってS−(,t
    −τ)に対応する第5信号及びS(t一τ)に対応する
    第6信号を生じる手段と、上記第3信号及び第4信号を
    用いて(S(t+τ))2+(S(tナl)〕2を表わ
    す信号d1を生じる手段と、 上記第5信号及び第6信号を用いて(S(t−τ)〕2
    +〔S(t一τ)〕2を表わす信号d2を生じる手段と
    、 上記信号d1と上記信号d2との差を表わす差信号を生
    じる手段と、 上記差信号に応じて上記データ・クロツク信号の発生タ
    イミングを修正する手段と を有するこきを特徴とするクロツク制御システム。
JP49125604A 1973-11-06 1974-11-01 クロック制御システム Expired JPS584506B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7340556A FR2250447A5 (ja) 1973-11-06 1973-11-06

Publications (2)

Publication Number Publication Date
JPS5081004A JPS5081004A (ja) 1975-07-01
JPS584506B2 true JPS584506B2 (ja) 1983-01-26

Family

ID=9127747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49125604A Expired JPS584506B2 (ja) 1973-11-06 1974-11-01 クロック制御システム

Country Status (4)

Country Link
JP (1) JPS584506B2 (ja)
DE (1) DE2443870A1 (ja)
FR (1) FR2250447A5 (ja)
GB (1) GB1478709A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117806A (ja) * 1986-11-05 1988-05-21 Mitsui Eng & Shipbuild Co Ltd 立体自動倉庫用移載装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539689A (en) * 1978-04-26 1985-09-03 Racal Data Communications, Inc. Fast learn digital adaptive equalizer
US4263671A (en) * 1978-10-19 1981-04-21 Racal-Milgo, Inc. Sampling clock correction circuit
DE3333714A1 (de) * 1983-09-17 1985-04-04 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zur rahmen- und phasensynchronisation eines empfangsseitigen abtasttaktes
WO1988005235A1 (fr) * 1987-01-12 1988-07-14 Fujitsu Limited Circuit de commande de la temporisation de discrimination
GB2373421B (en) * 2001-03-16 2004-04-14 Cambridge Broadband Ltd Wireless communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117806A (ja) * 1986-11-05 1988-05-21 Mitsui Eng & Shipbuild Co Ltd 立体自動倉庫用移載装置

Also Published As

Publication number Publication date
FR2250447A5 (ja) 1975-05-30
JPS5081004A (ja) 1975-07-01
GB1478709A (en) 1977-07-06
DE2443870A1 (de) 1975-05-15

Similar Documents

Publication Publication Date Title
US5870438A (en) Fast resynchronization system for high-speed data transmission
EP0296253B1 (en) Discrimination timing control circuit
US7512191B2 (en) Method and apparatus for implementing a channel correction in a digital data link
US5369668A (en) Fast response matched filter receiver with decision feedback equalizer
US4027250A (en) Apparatus and method for reducing effects of amplitude and phase jitter
TWI777285B (zh) 時鐘及資料恢復電路及具有其的接收裝置
US7023941B1 (en) Joint equalization and timing acquisition for RZ signals
JPH0123014B2 (ja)
US3795865A (en) Automated real time equalized modem
US4039748A (en) Method and device for synchronizing the receiver clock in a data transmission system
JPH0317424B2 (ja)
CA1218116A (en) Circuit for reducing errors in a data receiver
US4831637A (en) Apparatus and technique for timing jitter cancellation in a data receiver
JPH0388537A (ja) モデム受信機のタイミング制御方法及び装置
US4263671A (en) Sampling clock correction circuit
US20070076822A1 (en) Method and system for estimating frequency offsets
JP2001244910A (ja) 副搬送波周波数信号復調装置
KR20210103823A (ko) 기계 학습 기술을 이용하는 클록 및 데이터 복구 장치 및 그 훈련 방법
JPH0228923B2 (ja)
EP0131054B1 (en) Circuit for reducing errors in a data receiver
JPH05110617A (ja) 適応最尤系列推定器
GB1478709A (en) Synchronising a digital data receiver
JP4438581B2 (ja) 復調装置及び復調方法
JPH05299976A (ja) 自動等化器
JP3539793B2 (ja) シンボルタイミング再生回路