JPS5845570A - 掃引信号発生器 - Google Patents
掃引信号発生器Info
- Publication number
- JPS5845570A JPS5845570A JP56144511A JP14451181A JPS5845570A JP S5845570 A JPS5845570 A JP S5845570A JP 56144511 A JP56144511 A JP 56144511A JP 14451181 A JP14451181 A JP 14451181A JP S5845570 A JPS5845570 A JP S5845570A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- sweep signal
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/24—Time-base deflection circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、本発明はオシロスコープなどに有用な掃引信号発生器
に関するものであり、温度特性の改善を目的とする。
に関するものであり、温度特性の改善を目的とする。
従来の掃引゛信号発生−を第１図を用いて説明する０
第１図は従来の掃引信号発生器の轡ｉ図である。
図中６はシュミット回路よりなる入力ゲート回路、ンジ
スク、Ｒ１−Ｒ６，ＲＴ、Ｒ９は抵抗、Ｃ１，ＣＴはコ
ンデンサ、１はスイッチ回路、２はスイッチ回路、１を
介して入力ゲート回路６に接続されたイ４ンビーダンス
変換器、３はホールドオフ回路、４はシーミツト回路等
で構成されるゲート制御商略、６はバイアス設定回路、
Ｑ はバイアス設定回路６を構成するコレクタ接地型の
トラ、、ンジスタ、。
スク、Ｒ１−Ｒ６，ＲＴ、Ｒ９は抵抗、Ｃ１，ＣＴはコ
ンデンサ、１はスイッチ回路、２はスイッチ回路、１を
介して入力ゲート回路６に接続されたイ４ンビーダンス
変換器、３はホールドオフ回路、４はシーミツト回路等
で構成されるゲート制御商略、６はバイアス設定回路、
Ｑ はバイアス設定回路６を構成するコレクタ接地型の
トラ、、ンジスタ、。
Ｒ７，・Ｒａｔ Ｒ１１１Ｒ１２は抵抗、Ｒ１゜ば半
固定型のボリウム、８はトリガ信号用の入力端子、ｅは
出力端子である。上記構成において、例えば、オシロス
コープの観測信号に対応したトリガ信号３７、−− ａが入力端子８を介して入力ゲート回路６に入力される
と、入力ゲート回路６は掃引開始点及び終了点で動作し
、その動、作によシスイッチ回路、１は抵抗ＲＴ１コン
デンサＣ丁によシ定まる時定数に関係する掃引信号電圧
Ｃを発生する。このよ゛うにして発生した掃引信号電圧
Ｃはインピーダンス変換器２に送出され、インピーダン
ス変換器２でイに抵抗′Ｒ７を介して供給される。ホー
ルドオフ回路３は、掃引終了点を検出すると共に、掃引
信号電圧Ｃが次の掃引開始レベルに達するまで、入力ゲ
ート回路６がトリガ信号に影響されないようにする。ホ
ールドオフ回路３．の出力はゲート制御回路４と抵抗Ｒ
１２を介して、トランジスタＱ のエミッタに送出され
る。トランジスタＱ は、前記ホールドオフ回路３０ホ
ールドオフ電圧に、抵抗Ｒ１１とボリウムＲ１゜の分割
比により定まるペース電圧条件により決ま不１トランジ
スタＱ のエミッタ電・圧を加えて、入力ゲート回路６
に供給し、トランジスタＱ１のバイアスレベルを制御す
るよ入力ゲート回路６の部品の特性のばらつき或いは、
トランジスタＱ −Ｑ の温度特性により前記トラン
ジスタＱ の最適パイ、アス点が変動するため１、ボリ
ウムＲを再調整し、掃引発生器の動作が周、囲温度の変
化により乱されないようにしなければならないという欠
点があった。本発明は、上記のような欠点を除去するど
とも＝、周囲温度の変化に対し安定な掃引発生器を提供
しようとするもの以下、本発明の一実施例を第２図、＝
３図を用第２図は本発明の一実施例である掃引発振器の
要部を示す回路図、第３図は回器各部の入出力波形□を
示す波形図である。第２図で第１図と同一のものは同一
符号にて示す。ここに、Ｑ は、反転レベル設定回路７
を構成するトランジスタ、Ｒ′はボリウムＲ１゜に１□
代える固定の抵抗である。１８３図のａｘｄは各部の入
出力波形を示す。、 、ａはコンデンサＣ
１に印加される入力信号出力信号、Ｃはスイッチング回
路１の出力信号、ｄはコンデンサＣ１の出力信号、ｂは
第１図に示す従来の掃引信号発生器のコンデンサＣ１の
出方信号である。
固定型のボリウム、８はトリガ信号用の入力端子、ｅは
出力端子である。上記構成において、例えば、オシロス
コープの観測信号に対応したトリガ信号３７、−− ａが入力端子８を介して入力ゲート回路６に入力される
と、入力ゲート回路６は掃引開始点及び終了点で動作し
、その動、作によシスイッチ回路、１は抵抗ＲＴ１コン
デンサＣ丁によシ定まる時定数に関係する掃引信号電圧
Ｃを発生する。このよ゛うにして発生した掃引信号電圧
Ｃはインピーダンス変換器２に送出され、インピーダン
ス変換器２でイに抵抗′Ｒ７を介して供給される。ホー
ルドオフ回路３は、掃引終了点を検出すると共に、掃引
信号電圧Ｃが次の掃引開始レベルに達するまで、入力ゲ
ート回路６がトリガ信号に影響されないようにする。ホ
ールドオフ回路３．の出力はゲート制御回路４と抵抗Ｒ
１２を介して、トランジスタＱ のエミッタに送出され
る。トランジスタＱ は、前記ホールドオフ回路３０ホ
ールドオフ電圧に、抵抗Ｒ１１とボリウムＲ１゜の分割
比により定まるペース電圧条件により決ま不１トランジ
スタＱ のエミッタ電・圧を加えて、入力ゲート回路６
に供給し、トランジスタＱ１のバイアスレベルを制御す
るよ入力ゲート回路６の部品の特性のばらつき或いは、
トランジスタＱ −Ｑ の温度特性により前記トラン
ジスタＱ の最適パイ、アス点が変動するため１、ボリ
ウムＲを再調整し、掃引発生器の動作が周、囲温度の変
化により乱されないようにしなければならないという欠
点があった。本発明は、上記のような欠点を除去するど
とも＝、周囲温度の変化に対し安定な掃引発生器を提供
しようとするもの以下、本発明の一実施例を第２図、＝
３図を用第２図は本発明の一実施例である掃引発振器の
要部を示す回路図、第３図は回器各部の入出力波形□を
示す波形図である。第２図で第１図と同一のものは同一
符号にて示す。ここに、Ｑ は、反転レベル設定回路７
を構成するトランジスタ、Ｒ′はボリウムＲ１゜に１□
代える固定の抵抗である。１８３図のａｘｄは各部の入
出力波形を示す。、 、ａはコンデンサＣ
１に印加される入力信号出力信号、Ｃはスイッチング回
路１の出力信号、ｄはコンデンサＣ１の出力信号、ｂは
第１図に示す従来の掃引信号発生器のコンデンサＣ１の
出方信号である。
ここで、■１．■、は入力ゲート回路５の第１の反転レ
ベルを示し、ｖ２は同第２の反転レベルを示している。
ベルを示し、ｖ２は同第２の反転レベルを示している。
（以乍余白）
次にこの動作を説明する。トリガパルス待受期間におい
ては、トランジスタＱ４．Ｑ２はそれぞれ導通、非導通
である。こ・のときトランジスタＱ２のペース電圧はト
ランジスタＱ のエミッ、り電圧でクランプされる。ト
ランジスタＱ４のペース電圧は電源電圧ｖｃ１抵抗Ｒ１
ｏ、Ｒ４，で決まりクランプレベルは、このペース電圧
からトランジスタＱ４のペースエミッタ間電圧を引いた
値になる。
ては、トランジスタＱ４．Ｑ２はそれぞれ導通、非導通
である。こ・のときトランジスタＱ２のペース電圧はト
ランジスタＱ のエミッ、り電圧でクランプされる。ト
ランジスタＱ４のペース電圧は電源電圧ｖｃ１抵抗Ｒ１
ｏ、Ｒ４，で決まりクランプレベルは、このペース電圧
からトランジスタＱ４のペースエミッタ間電圧を引いた
値になる。
一方ゲー’−ト制、御何路４ＩＩ′ｉ導通状態になり、
トランジスタＱ３゛のエミッタ電位がトランジスタＱ４
のエミッタ電位とほぼ等しい値でクランプされる。
トランジスタＱ３゛のエミッタ電位がトランジスタＱ４
のエミッタ電位とほぼ等しい値でクランプされる。
従ってトランジスタＱ１ のペース電位−はトランジス
タＱ′２のベース電位より抵抗Ｒ９の両端に生ずる電圧
降下分だけ高くなり、前記トランジスタＱ４．Ｑ２．は
前記と同様の伏型を保つ。
タＱ′２のベース電位より抵抗Ｒ９の両端に生ずる電圧
降下分だけ高くなり、前記トランジスタＱ４．Ｑ２．は
前記と同様の伏型を保つ。
このとき、第１の反転レベルｖ、′はトランジスタＱ２
のベース電位に等しくバイアス電圧０９′ハ抵抗Ｒ９の
両端に生ずる電圧降下に等しい。
のベース電位に等しくバイアス電圧０９′ハ抵抗Ｒ９の
両端に生ずる電圧降下に等しい。
次に、トリガパルス待受期間においてトランジスタＱ１
のペースに印加されるトリガパルスによ７２、−。
のペースに印加されるトリガパルスによ７２、−。
リトランジスタＱ１のペース電位が、第３図に示すよう
に第１の反転レベルｖ１′以下になるとトランジスタＱ
１． Ｑ２の状態が反転し、それぞれ非導通、導通にな
る。これより第３図に示すように掃引期間に入る。この
ときトランジスタＱ２のペース電圧はトランジスタＱ１
のペース電圧を越えるためトランジスタＱ４のベースエ
ミッｐ 間ハ逆バイアスとなる。
に第１の反転レベルｖ１′以下になるとトランジスタＱ
１． Ｑ２の状態が反転し、それぞれ非導通、導通にな
る。これより第３図に示すように掃引期間に入る。この
ときトランジスタＱ２のペース電圧はトランジスタＱ１
のペース電圧を越えるためトランジスタＱ４のベースエ
ミッｐ 間ハ逆バイアスとなる。
次にホールドオフ回路３に加わる、抵抗Ｒ７，Ｒ８によ
って分割された掃引信号が一定レベルに達すると、前記
ホールドオフ回路３はゲート制御回路りを動作させる。
って分割された掃引信号が一定レベルに達すると、前記
ホールドオフ回路３はゲート制御回路りを動作させる。
これがホールド期間であり、コンデンサ０丁に充電され
た電荷の放電が終了するまでの期間である。このとき、
ゲート制御回路４は非導通状態になりトランジスタＱ、
のペース電圧は第２の反転レベルｖ２を越えるため、ト
ランジスタＱ１．Ｑ２は反転し、それぞれ導通、非導通
となる。
た電荷の放電が終了するまでの期間である。このとき、
ゲート制御回路４は非導通状態になりトランジスタＱ、
のペース電圧は第２の反転レベルｖ２を越えるため、ト
ランジスタＱ１．Ｑ２は反転し、それぞれ導通、非導通
となる。
このホールド期間中、トランジスタＱ１のベース電圧は
、たとえトリガパルスが印加されても、第１の反転レベ
ルｖ１′を越えることはない。またこのとき、トランジ
スタＱ３のエミッタ電圧は抵抗Ｒ１，Ｒ９により正方向
に変化するため、トランジスタＱ３のベースエミッタ間
電圧は逆バイアスとなる。
、たとえトリガパルスが印加されても、第１の反転レベ
ルｖ１′を越えることはない。またこのとき、トランジ
スタＱ３のエミッタ電圧は抵抗Ｒ１，Ｒ９により正方向
に変化するため、トランジスタＱ３のベースエミッタ間
電圧は逆バイアスとなる。
コンデンサＣＴの放電が終了するとホールドオフ回路３
はゲート制御回路４を導通状態にさせる。
はゲート制御回路４を導通状態にさせる。
このようにトランジスタＱ１．Ｑ２は上記のようにトリ
ガパルス待受期間の状態に戻る。
ガパルス待受期間の状態に戻る。
次に、第１図に示す従来の掃引信号発生器のトランジス
タＱ１のバイアス電圧θ９の温度特性と、本実施例のバ
イアス電圧０９′の温度特性とを求めを求める。
タＱ１のバイアス電圧θ９の温度特性と、本実施例のバ
イアス電圧０９′の温度特性とを求めを求める。
第２の反転レベルｖ２はトランジスタＱ１が非導通状態
から導通状態に反転するときのペース電圧を表わし、ま
た一般にトランジスタＱ２のペース電圧に対し約０．１
ｖ低い値に等しいことが知られている。トランジスタＱ
、は非導通であるから。
から導通状態に反転するときのペース電圧を表わし、ま
た一般にトランジスタＱ２のペース電圧に対し約０．１
ｖ低い値に等しいことが知られている。トランジスタＱ
、は非導通であるから。
Ｒ３，Ｒ４で決まり、次式で表わされる。
従って、第２の反転レベルｖ２は以下の式で示される。
ｙ ： Ｖｂ −０，１・・・・・ｅ・・・・・・
・・（１）２ 一方、第１の反転レベルｖ１は、トランジスタＱ。
・・（１）２ 一方、第１の反転レベルｖ１は、トランジスタＱ。
が導通状態から非導通状態に反転するときのペース電圧
を表ワす。ここでトランジスタＱ１のコレクタ側から見
た対接地インピーダンスをＲ，）ランジスタＱ、のコレ
クタからトランジスタＱ２のペースに供給される電圧の
減衰比をαとすると、これらは各々次式で示される。
を表ワす。ここでトランジスタＱ１のコレクタ側から見
た対接地インピーダンスをＲ，）ランジスタＱ、のコレ
クタからトランジスタＱ２のペースに供給される電圧の
減衰比をαとすると、これらは各々次式で示される。
Ｑ２のベース電圧がほぼ等しい値に達したときのトラン
ジスタＱ１のベース電圧で示される。トランジスタＱ１
が導通状態にあるとき、コレクタ電圧ｖｃ１は 電圧 このときのトランジスタＱ２のベース電圧ｖｂ２はｖｂ
２ｚｖｂ１−０．１のとき、ｖ１＝ｖｂ２であルカら１
１ ／− 従って トリガパルス待受期間においては、第１の反転レベルｖ
１に対しバイアス電圧ｅ９がトランジスタＱ３によって
与えられる。
ジスタＱ１のベース電圧で示される。トランジスタＱ１
が導通状態にあるとき、コレクタ電圧ｖｃ１は 電圧 このときのトランジスタＱ２のベース電圧ｖｂ２はｖｂ
２ｚｖｂ１−０．１のとき、ｖ１＝ｖｂ２であルカら１
１ ／− 従って トリガパルス待受期間においては、第１の反転レベルｖ
１に対しバイアス電圧ｅ９がトランジスタＱ３によって
与えられる。
（以下余白）
トランジスタＱ３のエミッタ電圧Ｖ ｅ ３は抵抗Ｒ４
゜：Ｒ１，で定まり、次式で示される。
゜：Ｒ１，で定まり、次式で示される。
（ｖＢＥ３：トランジスタＱ３のベース−エミッタ間電
圧） 従って、バイアス電圧ｅ９は第１の反転レベルｖ１およ
びトランジスタＱ１のベース電圧の差であるから、 ｔ （以 下 余 白 ） １３−−・ 第１図に示すような従来の回路構成において第１の反転
レベルｖ１は、トランジスタ。１および℃２ノヘース電
圧がほぼ一致したときのトランジスタＱ１のベース電位
で求めることが出来たが本回路における第１の反転レベ
ルはトランジスタ。４の追加によりトランジスタＱのベ
ース電位がトランジスりＱ４により固定されるため、以
下の式で示す値になる。
圧） 従って、バイアス電圧ｅ９は第１の反転レベルｖ１およ
びトランジスタＱ１のベース電圧の差であるから、 ｔ （以 下 余 白 ） １３−−・ 第１図に示すような従来の回路構成において第１の反転
レベルｖ１は、トランジスタ。１および℃２ノヘース電
圧がほぼ一致したときのトランジスタＱ１のベース電位
で求めることが出来たが本回路における第１の反転レベ
ルはトランジスタ。４の追加によりトランジスタＱのベ
ース電位がトランジスりＱ４により固定されるため、以
下の式で示す値になる。
（ｖＢＥ４’ ）ランジスタＱ４のベース・エミッタ
間１！圧）また、バイアス電圧ｅ、／はトランジスタＱ
３のエミッタ電位がＲ’、Ｒで固定されるため以１ｏ
１１ 下の式により求めることができる。トリガパルス待受状
態において、トランジスタＱ３のエミッタ電位Ｖ ｅ
ａは よって、トランジスタＱ１のベース電位はバイアス電圧
ｅ ９／はベース電圧■ｂ、および第１の反転レベルｖ
１１との差であるから、（ここでｌ ｖＢＥ３ 乏ＶＢ
Ｅ４） ・・・・・・（ｓ９ こうして、トランジスタＱ４を付加することによってバ
イアス電圧ｅ 、 ／は抵抗へｌＲ９１Ｒ１０’ＩＲベ
ース・エミッタ間電圧ｖＢＥ３によって決ま１ ｅ るため、入力ゲート回路５の各素子のばらつきによるバ
イアス電圧ｅ の調整を省略することかできる。
間１！圧）また、バイアス電圧ｅ、／はトランジスタＱ
３のエミッタ電位がＲ’、Ｒで固定されるため以１ｏ
１１ 下の式により求めることができる。トリガパルス待受状
態において、トランジスタＱ３のエミッタ電位Ｖ ｅ
ａは よって、トランジスタＱ１のベース電位はバイアス電圧
ｅ ９／はベース電圧■ｂ、および第１の反転レベルｖ
１１との差であるから、（ここでｌ ｖＢＥ３ 乏ＶＢ
Ｅ４） ・・・・・・（ｓ９ こうして、トランジスタＱ４を付加することによってバ
イアス電圧ｅ 、 ／は抵抗へｌＲ９１Ｒ１０’ＩＲベ
ース・エミッタ間電圧ｖＢＥ３によって決ま１ ｅ るため、入力ゲート回路５の各素子のばらつきによるバ
イアス電圧ｅ の調整を省略することかできる。
さらに、温度特性は、前記（３）式、（５）式により抵
抗の温度係数をゼロとし、バイアス電圧ｅ ′の温なる
。
抗の温度係数をゼロとし、バイアス電圧ｅ ′の温なる
。
このように、上記第（６）Ｅ、１（７）式から明らかな
ように本実施例によれば、トランジスタＱ、の温度特性
の影響を受けないようにすることができる。
ように本実施例によれば、トランジスタＱ、の温度特性
の影響を受けないようにすることができる。
以上のように本発明によれば、入力ゲート回路のバイア
スを無調整にすることができ、さらに周囲温度の変化に
対してバイアス値の変動を減少させることができる。
スを無調整にすることができ、さらに周囲温度の変化に
対してバイアス値の変動を減少させることができる。
第１図は従来の掃引信号発生器の回路図、第２図は本発
明の一実施例である掃引信号発生器の要部回路図、第３
図は、同各部の入出力信号のタイミングチャート図であ
る。 １・・・・・・スイッチ回路、２・・・・・・インピー
ダンス変換器、３・・・・・ホールドオフ回路、４・・
・・・・ゲート制御回路、５・・・・・・入力ゲート回
路、６・・・・・・バイアス設定回路、７・・・・・・
反転レベル設定回路、８・・・・・・入力端子、９・・
・・・・出力端子。 第１図 第３図
明の一実施例である掃引信号発生器の要部回路図、第３
図は、同各部の入出力信号のタイミングチャート図であ
る。 １・・・・・・スイッチ回路、２・・・・・・インピー
ダンス変換器、３・・・・・ホールドオフ回路、４・・
・・・・ゲート制御回路、５・・・・・・入力ゲート回
路、６・・・・・・バイアス設定回路、７・・・・・・
反転レベル設定回路、８・・・・・・入力端子、９・・
・・・・出力端子。 第１図 第３図
Claims (1)
- 掃引信号回路と、前記掃引信号回路如掃引開始を行なわ
せ゛るための第１の反転レベルと掃弓、１終了を行なわ
せるた込のｍ２０反転レベルを有する人を設定するバイ
アス設定回路と、前記掃引信号回路からの掃引信号が所
定レベルに達したときから一定時間経過するまで０間、
前記バイアス設定回路により竺記入力ゲート回路のバイ
アス値を前記第２の反転レベル以上に保持するホールド
オフ回路と、前記入力ゲート回路の前記第１の反転レベ
ルを規定するととも゛に前記一定時間経過後、・次の、
トリガパルスが砺記入力ゲート回路に印加されるまでの
間、前記第１の反転レベルを基準に前記入力ゲート回路
のバイアス値を規定す°るように前記バイアス設定回路
を制御する２転レベル設定回路とを備えて埼る掃引信号
発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144511A JPS5845570A (ja) | 1981-09-11 | 1981-09-11 | 掃引信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144511A JPS5845570A (ja) | 1981-09-11 | 1981-09-11 | 掃引信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5845570A true JPS5845570A (ja) | 1983-03-16 |
| JPS6131425B2 JPS6131425B2 (ja) | 1986-07-19 |
Family
ID=15364055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144511A Granted JPS5845570A (ja) | 1981-09-11 | 1981-09-11 | 掃引信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229963A (ja) * | 1990-07-13 | 1992-08-19 | Molex Inc | コンプライアントターミナルピン |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1220388B (it) * | 1988-05-31 | 1990-06-15 | Castellini Spa | Poltrona per uso medico,in particolare per uso odontoiatrico |
-
1981
- 1981-09-11 JP JP56144511A patent/JPS5845570A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229963A (ja) * | 1990-07-13 | 1992-08-19 | Molex Inc | コンプライアントターミナルピン |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6131425B2 (ja) | 1986-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4284906A (en) | Constant amplitude variable frequency synchronized linear ramp generator | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPS5845570A (ja) | 掃引信号発生器 | |
| US3577012A (en) | Circuit for controlling frequency with voltage | |
| US3949322A (en) | Stable pulse width control for astable multivibrators and the like | |
| US3446992A (en) | Bus voltage compensation circuit for controlling direct current motor | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| US3644757A (en) | Voltage and temperature stabilized multivibrator circuit | |
| US3996531A (en) | Oscillator circuit whose frequency is voltage controllable which contains a comparator | |
| CN108777571B (zh) | 一种信号产生电路结构 | |
| JPS588794B2 (ja) | 垂直発振回路 | |
| JPS63209436A (ja) | 充電器 | |
| US3986077A (en) | Vertical deflection circuit | |
| JP2976452B2 (ja) | 帰還形パルス幅変調回路 | |
| SU917305A1 (ru) | Генератор импульсов | |
| JPS5816274Y2 (ja) | キヨシジヨウハハツセイカイロ | |
| JPH0448812A (ja) | ランプ波形発生回路 | |
| JPH0338772B2 (ja) | ||
| JPS63194411A (ja) | 遅延時間制御回路 | |
| JPH0419502Y2 (ja) | ||
| JP2552693B2 (ja) | 単安定マルチバイブレータ | |
| KR950009161Y1 (ko) | 자기소거회로 | |
| RU1823135C (ru) | Формирователь пилообразного напр жени | |
| SU421113A1 (ru) | Генератор импульсов | |
| SU1439551A1 (ru) | Регул тор температуры |