JPS5845734B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、とくに記憶装置の使用方法に特徴を持つ画像
処理装置の回路構成に関するものである。

従来、コンピュータを用いてテレビの画像処理を行う場
合、画像情報を−たん記憶させて処理するため、コンピ
ュータ自体の内部メモリと、遂時このメモリから上記の
処理ずみの画像情報を読み出し、これを連続したテレビ
の映信信号として出力するため外部に画体専用メモリが
使用されていた。

ところが、これらのメモリは実質的にほとんど同一の構
成であり、かつ、はとんど同一のデータを収容している
ためにむだがあり、ソフトウェアも複雑なものとなって
いた。

本発明は単一の共用メモリを画像処理のための中央演算
装置の内部メモリとして使用するとともに、画像清報読
み出し用メモリとして使用することにより、従来の装置
に比べて、メモリの一部を省略し、ソフトウェアの簡略
化、および高速化を図りうる装置を提供することを目的
とする。

更に、本発明はコンビコータ及びその周辺機器をテレビ
の同期信号に同期したテレビ同期信号に基づいて、駆動
することにより、テレビ局における０期映像に対する処
理に適するようになされた装置を提供することを目的と
する。

以下本発明の構成を実施例につき図面を参照しつつ説明
する。

第１図は本発明の一実施例を示すものである。

本図において、アナログ信号である画像データ信号をデ
ィジクル信号に変換するＡ／Ｄ変換器１の出力、および
前記画像データ信号のテレビ画面における位置を確定す
る位置情報が、入力装置２の入力端子に与えられるよう
接続されている。

前記入力装置２は、中央演算装置（以下ＣＰＵと称する
）３のインターフェースである。

ＣＰＵ３は必要があれば入力データの画像処理を行う演
算装置で、例えば、３２にバイトの容量を持つＣＰＵ３
の専用メモリ４に接続されている。

また、ＣＰＵ３にはその動作に対応して共用メモリ６に
データを書き込み、そのデータを読み出すためのデータ
切替器５が接続され さらに前記共用メモリ６のアドレ
スを時分割で指定するアドレスマルチプレクサ７が接続
されている。

なお、以下の実施例ではＣＰＵ３が共用メモリ６を使用
する時間を全時間の１／４とする場合について説明する
。

テレビ画像の一水平走査線が、例えば２５６ドツト絵素
からなり、かつ、各１ドツトが４ビツトすなわち、１６
レベルの段階で表示することとし、１フイールドが２５
６ラインの水平走査線から構成されるとすると、■フィ
ールドの情報量（ビット）は２５６Ｘ４Ｘ２５６＝３２
Ｘ２１０ Ｘ ８（ビット）となる。

すなわち、共用メモリ６に１フイ一ルド分の情報を収容
させ役めには、３２にバイトの記憶容量を持つメモリが
必要である。

この共用メモリ６をＣＰＵのタイミングで専用メモリ４
と同等に使用するためには、ＣＰＵのサイクルタイムの
数倍のサイクルスピードに耐え得るメモリとすることが
必要である。

また、共用メモリ６はデータ切替器５を介してＣＰＵ３
に接続されると共に、その読み取りデータ出力端子はス
クラッチリードレジスタ１１にも接続されている。

方、外部のテレビの同期信号に同期させ得るテレビ同期
信号を発生するテレビ同期発生部１０は、例えば１０．
７ ＭＨｚを基準クロックとして発生させる発振器も含
んでおり、その出力はＣＰＵクロック用分周器８、およ
び掃引アドレス発生部９に接続されている。

ＣＰＵクロック用分周器８は、テレビ同期発生部１０で
発生した１ ０．７ ＭＨｚのテレビ同期信号の基準ク
ロック例えば１／３に分間する分間器であり、その出力
はＣＰＵ３に接続されている。

掃引アドレス発生部９は、前記テレビ同期発生部１０で
発生した基準クロックを１／３に分固して約３−５８
ＭＨｚとする分間器と、この信号をカウントする２１５
進カウンタと、このカウンタの人力のうち４個目ごとの
パルスのカウントを禁示する回路とを含むものであり、
この２１５進カウンタを構成する１５個のフリップフロ
ップのそれぞれの出力が、共用メモリ６のアドレスを順
次指定する掃引アドレス信号としてアドレスマルチプレ
クサ７に接続されている。

共用メモリ６のデータ出力端子を入力端に接続したスク
ラッチリードレジスタ１１は、４ビツト６個のレジスタ
と、テレビ同期発生部１０のテレビ同期信号の基準クロ
ック信号を１／４に分周する分周期を具備するものであ
り、これらのレジスタへのデータ入力は基準クロックの
１／３分周である共用メモリ６のタイミングで行い、一
方これらのレジスタからのデータ出力（Ｊ基準クロック
の１／４分周により行っており、共用メモリ６をＣＰＵ
が利用する間もテレビ画像を連続して出力することがで
きるような、機能をもったものである。

このスクラッチリードレジスタ１１の出力はＤ／に変換
器１２に接続され、アナログ信号となり、さらに、同期
付加１３が接続されテレビ複合同期信号が付７１０され
る。

つぎに本実施例の動作を第２図に示す波形図を参照しつ
つ説明する。

本図において、イはテレビ同期発生部１０の約１０．７
ＭＨｚｆｆｆ波数の基準クロック信号を表わすものであ
り、同図口は前記基準クロックを１／３に分目したＣＰ
Ｕクロック用分周器８の約３．５８ ＭＨｚの出力信号
である。

また、同図ハ、へはこの信号を′ｌ／４に分固し、それ
ぞれデユーティタイム比で２５対７５としたものでアド
レスマルチプレクサ７をコントロールする信号である。

ＣＰＵ３には前述のように、画像データ信号および位置
情報が入力装置２を介して加えられ、専用メモリ４に収
納されている処理プログラムにより処理される。

ここで第２図ハのＣＰＵタイムは共用メモリ６をＣＰＵ
３のメモリとして動作させる時間である。

共用メモリ６のアドレスを指定するには１６ビツトの信
号が必要であり、ＣＰ、ＵタイムにはＣＰＵ３の１６ビ
ツトのアドレス信号がアドレスマルチプレクサ７を介し
て共用メモリ６のアドレスを指定する。

従ってＣＰＵ３により読み取りまたは書き込みが行われ
るのは第２図二、ホに示すようにＣＰＵタイム中に限ら
れ、ＣＰＵ３は前述のごとくデータ切替器５を介して共
用メモリ６とデータを授受する。

方、第２図ハのＣＰＵタイムと逆極性の同図へに示す掃
引続出しタイム内に（１、掃引アドレス発生部９の指定
するアドレスに従って共用メモリ６のデータが読み取ら
れ、スクラッチリードレジスタ１１に送られる。

この場合、第２図へに示すＲＯ，Ｒ１，Ｒ２の各期間の
はじまる瞬間に２１５進カウンタが働いてカウントアツ
プされ、前述のようにＣＰＵタイムのはじまる瞬間には
カウントしないものとする。

このようにして掃引読出しタイムには共用メモリ６の連
続したアドレスのデータが読み出され、ＣＰＵタイムに
は読み出し禁止となり断続的に読み出される。

この断続的なデータは、前述のようにスクラッチリード
レジスタ１１の６個の４ビツトのレジスタに−たん収納
され、各レジスタの信号が順次第２図トに示すように各
レジスタごとに４ビツトづつ読み出される。

この読み出し間隔は、ここでは１８６ｎｓ（−２７９ｎ
ｓ×４÷６）ごとの一定間隔であり、この４ビツトが前
述の１ドツトに相当するものである。

このようにして共用メモリ６から短縮された掃引読出し
タイム内に読み取られた断続的なデータは、スクラッチ
リードレジスタ１１によって正常時間に復元された各ド
ツトごとの連続的なデータとなってＤ／Ａ変換器１２に
カロえられる。

−水平走査線は２５６ドツトからなるものだから、これ
に要する時間は１２８ｎｓＸ２５６＃４７μｓであり、
このアナログ信号出力にテレビ複合同期信号を同期付加
１３により付カロして映像信号出力とする。

なお、第２図チ、すはＣＰＵクロック用分周器８の出力
口をＣＰＵ３内部でさらに１７４に分周したクロック信
号を示す波形図である。

同期バス方式のＣＰＵでは共用メモリ６に対するＣＰＵ
の待ち時間を皆無にするためテレビ同期信号に同期した
クロック信号として用いる必要がある。

同期バス方式以外のＣＰＵではこの限りでない。

以上のように本発明の構成によれば、入力装置やダイレ
クトメモリアクセスを経由して画像専用メモリに書き込
む等の方法によらず、ＣＰＵ内で処理したデータを共用
メモリに収納するだけで処理画像をテレビ画面に表示す
ることが可能である。

したがって、テレビ方式のグラフィックディスプレイ、
パターン認識その他の画像処理を行う上でソフトウェア
の簡略化および高速化を図ることができる。

また、記憶ディバイスとしてはグイナミミクメモリのよ
うに常時リフレッシュを必要とするものがあるが、この
種のメモリを使用する場合にはテレビ掃引によってリフ
レッシュできるので専用リフレッシュ回路が不要となる
。

また上述の様に、本発明の装置はＣＰＵ及び掃引アドレ
ス発生部の、スクラッチリードレジスタ１１等の周辺機
器を全て前述のテレビ同期信号に基づいて作動させる構
成をとっているため、テレビ局における同期映像に対す
る処理に極めて適している。

なお、本実施例では掃引読出しタイムとＣＰＵタイムを
３＝１の割合で時分割を行っているが、使用条件により
この比率を自由に選択できることはいうまでもない。

また、本実施例ではＣＰＵ経由でのみ共用メモリに画像
データを入力する構成を示したが、時分割で共用メモリ
に画像データを入力できるよう構成することも可能であ
る。

さらに本装置はＣＰＵタイムにて画像情報を高速に読み
取り、書き込みができるのでディジタルスキャンコンバ
ータとしての使用も可能であり、その地固面移動表示や
各種画像処理への応用が考えられる。

尚上述の実施例は超音波画像等の白黒テレビ画像化処理
を対象とするがサンプリング固波数を上げればカラー画
像の処理も同様に行いうる。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明の各部分の波形を時間軸をそろえて示す波形図である
。 １・・・Ａ／Ｄ変換器、２・・・入力装置、３・・・Ｃ
ＰＵ。 ４・・・専用メモリ、５・・・データ切替器、６・・・
共用メモリ、７・・・アドレスマルチプレクサ、８・・
・ＣＰＵクロック用分周器、９・・・掃引アドレス発生
部、１０テレビ同期発生部、１１・・・スクラッチリー
ドレジスタ、１２・・・、Ｄ／Ａ変換器、１３・・・同
期性力口。

Claims (1)

【特許請求の範囲】
1. １ テレビの同期信号に同期したテレビ同期信号を発振
   する基準周波数の発生器と、ディジタル化された１フイ
   一ルド分の画像データを収納するメモリ回路と、前記テ
   レビ同期信号に基づいて作動し入力部からのディジタル
   化データまたは前記メモリにたくわえられた画像データ
   を他のメモリのプログラムによって処理しこの画像デー
   タを前記メモリ内の指定したアドレスに書き込む中央演
   算装置と、前記テレビ同期信号に基づいて作動し前記基
   準周波数発生器の分局出力をカウントして分周出力に基
   づく周期をもって生ずる休止期開をはさんで、前記メモ
   リのアドレスを順次断続的に指定する掃引アドレス発生
   器と、前記中央演算装置の指定するアドレスと前記掃引
   アドレス発生器の掃引アドレスとを前記基準量波数発生
   器、の分目出力に基づいた時分割により切換え、その切
   換は前記掃引アドレスの前記休止期間内を前記中央演算
   装置の指定するアドレスとなるようにし、前記メモリの
   アドレスを指定するアドレスマルチプレクサと、前記掃
   引アドレスの指定アドレスに対応ｒるメモリ内のデータ
   を読み出して−たん収納し前記テレビ同期信号に基づい
   て前記メモリのデータを連続的に取り出すスクラッチリ
   ードレジスタと、を具備することを特徴とする画像処理
   装置。