JPS5846431A - 端末制御方式 - Google Patents
端末制御方式Info
- Publication number
- JPS5846431A JPS5846431A JP56142391A JP14239181A JPS5846431A JP S5846431 A JPS5846431 A JP S5846431A JP 56142391 A JP56142391 A JP 56142391A JP 14239181 A JP14239181 A JP 14239181A JP S5846431 A JPS5846431 A JP S5846431A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- terminal
- length
- terminal control
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータｔブロック単位で伝送する機能を有する
装［’に端末に持つ電子計算機システムの端末制御方式
に関するものである。
装［’に端末に持つ電子計算機システムの端末制御方式
に関するものである。
近時、コンピュータが広く使用されるにともない、様々
な端末装置とコンピュータとの間でデータ伝送を行なう
要求がまＴま丁強くなっている。
な端末装置とコンピュータとの間でデータ伝送を行なう
要求がまＴま丁強くなっている。
そこでコンピュータがデータ伝送処理に費丁負荷會軽減
し、システムの効率向上を計る目的で、様様な端末装置
間のデータ伝送処理制御を専門に行なう端末制御装置が
提案されている。
し、システムの効率向上を計る目的で、様様な端末装置
間のデータ伝送処理制御を専門に行なう端末制御装置が
提案されている。
従来この種の装置は、端末から伝送されて来るデータの
最悪時の最大炎が固定的に決められており、その為に常
に最大炎の伝送バッファ會該装置ＩＰ３に割り当ててお
かねばならない。しかし、通常のデータが最大炎に比べ
て短い場合でも最大長分ｆ） ／（ラフアラ持たねばな
らない為システムの効率的な運用を著しく低下させる場
合が生じて＼）る。
最悪時の最大炎が固定的に決められており、その為に常
に最大炎の伝送バッファ會該装置ＩＰ３に割り当ててお
かねばならない。しかし、通常のデータが最大炎に比べ
て短い場合でも最大長分ｆ） ／（ラフアラ持たねばな
らない為システムの効率的な運用を著しく低下させる場
合が生じて＼）る。
本発明は前述の従来技術が有している欠点を除去する為
に提案されるものであり、本発明の目的は余分なバッフ
ァ全省略し、データ伝送速度を従来と全（変更せずにシ
ステムのスルー−ノットに著しく向上できる端末制御方
式會提東する所にある。
に提案されるものであり、本発明の目的は余分なバッフ
ァ全省略し、データ伝送速度を従来と全（変更せずにシ
ステムのスルー−ノットに著しく向上できる端末制御方
式會提東する所にある。
以下本発明に基づ〈実施例を図面を用いて説明する。
図は本発明を適用するシステムブロック図で、人は端末
装置、Ｂは端末制御装置、Ｃはホストコンピュータ、１
〜ｎは端末装置Ａと端末制御装置８間のデータ伝送線、
１０は端末制御装置ＢとホストコンピュータＣ間のデー
タ伝送線である。システム立上り時又はＪＯＢスタート
時ホストコンピュータＣより端末制御装置Ｂヘデータ伝
送線１０を通してバッファ分割長コマンド會伝送する。
装置、Ｂは端末制御装置、Ｃはホストコンピュータ、１
〜ｎは端末装置Ａと端末制御装置８間のデータ伝送線、
１０は端末制御装置ＢとホストコンピュータＣ間のデー
タ伝送線である。システム立上り時又はＪＯＢスタート
時ホストコンピュータＣより端末制御装置Ｂヘデータ伝
送線１０を通してバッファ分割長コマンド會伝送する。
つまり、端末装置Ａとデータ伝送線１〜ｎｉ通して端末
制御装置Ｂとの間で行なわれるデータ伝送単位であるバ
ッファ長會予め設定するものである。
制御装置Ｂとの間で行なわれるデータ伝送単位であるバ
ッファ長會予め設定するものである。
これにより端末制御装置Ｂ内部のバッファメモリを端末
装置Ａに最適な長さに分割する。例えば端末制御装置Ｂ
内部ににバイトのバッファメモリがあり、バッファ分割
長単位が２バイトであればに７２個のバッファを端末装
置Ａに対して準備でき、もし端末装置人が３バイト単位
のバッファ長を必要とするものであれば、Ｋ２Ｓ個のバ
ラフッ全端末装置人に対して準備できる。つまり端末制
御装置Ｂは、システム構成上最も効率の良いバッファメ
モリｔｌ−準備できるように変更できるのである。バッ
ファメモＩＪ ｉ分割する方法としては、端末ｆｌｉｔ
ｌ 御Ｍ置内のバッファメモリのアドレスカウンタ（バ
ッファ長設足カウンタ）ヲプログラマブルにして、端末
装置が必要とするバッファ長が得られるようにそれぞれ
のアドレスカウンタのスタートアドレス、即ちバッファ
・サイズを設定する方式を採用できる。また、プログラ
ム的にもバッファメモリの分割が可能な事は明らかであ
る。
装置Ａに最適な長さに分割する。例えば端末制御装置Ｂ
内部ににバイトのバッファメモリがあり、バッファ分割
長単位が２バイトであればに７２個のバッファを端末装
置Ａに対して準備でき、もし端末装置人が３バイト単位
のバッファ長を必要とするものであれば、Ｋ２Ｓ個のバ
ラフッ全端末装置人に対して準備できる。つまり端末制
御装置Ｂは、システム構成上最も効率の良いバッファメ
モリｔｌ−準備できるように変更できるのである。バッ
ファメモＩＪ ｉ分割する方法としては、端末ｆｌｉｔ
ｌ 御Ｍ置内のバッファメモリのアドレスカウンタ（バ
ッファ長設足カウンタ）ヲプログラマブルにして、端末
装置が必要とするバッファ長が得られるようにそれぞれ
のアドレスカウンタのスタートアドレス、即ちバッファ
・サイズを設定する方式を採用できる。また、プログラ
ム的にもバッファメモリの分割が可能な事は明らかであ
る。
以上説明したように、本発明によれば異なるデータ伝送
単位の様々な端末装置に対して、端末制御装置内のバッ
ファメモリを無駄無く利用できるので、余分なバッファ
メモリが発生せず、データ伝送処理時間やシステムスル
ーブツトに著シく同上できるばかりでなく、端末装置か
ら最長レコード長以上のデータが伝送された場合エラー
をホストコンピュータや端末装置に返答する事も可能と
なる。
単位の様々な端末装置に対して、端末制御装置内のバッ
ファメモリを無駄無く利用できるので、余分なバッファ
メモリが発生せず、データ伝送処理時間やシステムスル
ーブツトに著シく同上できるばかりでなく、端末装置か
ら最長レコード長以上のデータが伝送された場合エラー
をホストコンピュータや端末装置に返答する事も可能と
なる。
５−
図は本発明を適用するシステ゛ムプ・ツク図である。
ここで、Ａ・・・端末装置、Ｂ・・・端末制御装置、Ｃ
・・・ホストコンピュータである。 ６−
・・・ホストコンピュータである。 ６−
Claims (1)
- 端末装置と中央処理装置との間に設けられ伝送データ會
制御する端末制御装置に於いて、該端末制御装置内部に
Ａ備されたメモリヲ前記中央処理装置から所定の容蓋に
分割して前ｈＣメモ＋７１−伝送データのバッファメモ
リとすることｔ特徴とする端末制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142391A JPS5846431A (ja) | 1981-09-11 | 1981-09-11 | 端末制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142391A JPS5846431A (ja) | 1981-09-11 | 1981-09-11 | 端末制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5846431A true JPS5846431A (ja) | 1983-03-17 |
Family
ID=15314267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56142391A Pending JPS5846431A (ja) | 1981-09-11 | 1981-09-11 | 端末制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846431A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187750A (ja) * | 1987-01-29 | 1988-08-03 | Matsushita Graphic Commun Syst Inc | 送信バツフア管理装置 |
-
1981
- 1981-09-11 JP JP56142391A patent/JPS5846431A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187750A (ja) * | 1987-01-29 | 1988-08-03 | Matsushita Graphic Commun Syst Inc | 送信バツフア管理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES8603095A1 (es) | Una disposicion de arquitectura de linea general interna para una instalacion de calculo electronico digital de alta velocidad | |
| JP3230339B2 (ja) | 通信制御装置 | |
| JP2560476B2 (ja) | 通信制御装置 | |
| JP2546218B2 (ja) | データ通信装置 | |
| JPS61195439A (ja) | リモ−トフアイルアクセス方式 | |
| JPS6236940A (ja) | 自動車内デ−タ通信装置 | |
| JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速ｐｉｏ伝送方法 | |
| JPH06149703A (ja) | メッセージ転送制御装置 | |
| JP2877176B2 (ja) | Ｓｃｓｉ装置 | |
| JPS62278848A (ja) | 端末制御装置 | |
| JPS59230346A (ja) | 伝送装置の送受信デ−タのバツフアリング方式 | |
| JPS5840952A (ja) | デ−タ伝送方式 | |
| JPH0310354A (ja) | データ転送制御システム | |
| JPS63136862A (ja) | デ−タの分割送信方式 | |
| JPS58154030A (ja) | Ｄｍａ制御方式 | |
| JPS6277755A (ja) | 通信制御装置 | |
| JPS6029987B2 (ja) | デ−タ転送制御方式 | |
| JPH0380359A (ja) | プロセッサ間通信方式 | |
| JPS592455A (ja) | 時分割多重伝送方式 | |
| JPS61143863A (ja) | バス分割制御方式 | |
| JPS62247441A (ja) | 送信メツセ−ジ一括転送方式 | |
| JPS61100049A (ja) | パケツト交換回線制御方式 | |
| JPS63164654A (ja) | シリアル通信機能を備えたマイクロコンピュータシステム | |
| JPH0256149A (ja) | 通信処理装置 | |
| JPH052551A (ja) | Ｄｍａ転送制御方式 |