JPS592455A - 時分割多重伝送方式 - Google Patents
時分割多重伝送方式Info
- Publication number
- JPS592455A JPS592455A JP11126682A JP11126682A JPS592455A JP S592455 A JPS592455 A JP S592455A JP 11126682 A JP11126682 A JP 11126682A JP 11126682 A JP11126682 A JP 11126682A JP S592455 A JPS592455 A JP S592455A
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- frame
- channel
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1682—Allocation of channels according to the instantaneous demands of the users, e.g. concentrated multiplexers, statistical multiplexers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
本発明は、時分割多重伝送方式、特にいわゆるスタテイ
ステイカル時分割多重伝送方式が採用され【いる１フレ
ーム内に、予約したチャネルからのデータを予め定めた
タイムスロットに搭載する伝送方式を混在せしめる形で
搭載し、上記予約したチャネルからのデータに非所望な
時間遅れを生じさせないようにした時分割多重伝送方式
に関するものである。
ステイカル時分割多重伝送方式が採用され【いる１フレ
ーム内に、予約したチャネルからのデータを予め定めた
タイムスロットに搭載する伝送方式を混在せしめる形で
搭載し、上記予約したチャネルからのデータに非所望な
時間遅れを生じさせないようにした時分割多重伝送方式
に関するものである。
（Ｂ） 技術の背景と問題点
従来、時分割多重伝送方式によって、７レーム上のタイ
ムスロットを利用して伝送する方式として、第１図囚図
示の如き通常の時分割伝送方式と、第１図（１３）図示
の如きスタテイステイカル時分割伝送方式とが知られて
いる。
ムスロットを利用して伝送する方式として、第１図囚図
示の如き通常の時分割伝送方式と、第１図（１３）図示
の如きスタテイステイカル時分割伝送方式とが知られて
いる。
前者の場合、例えばチャネルとして＃１ないし＃４チャ
ネルが存在するものとすると、フレーム同期信号Ｆによ
って区分される１フレーム内のタイムスロットを、第１
図（５）図示の如く、各チャネルにいわば固定的に割当
てるようにされる。この方式の場合、成るチャネル例え
ば＃１チャネルにデータが発生すれば直ちに伝送できる
利点をもっているが、一方当該＃１チャネルに伝送すべ
きデータが存在しない場合でも当該チャネル用のタイム
スロットを空き状態のままにしておく必要があり、デー
タ発生の頻度が小さい場合には効率が悪い面をもってい
る。
ネルが存在するものとすると、フレーム同期信号Ｆによ
って区分される１フレーム内のタイムスロットを、第１
図（５）図示の如く、各チャネルにいわば固定的に割当
てるようにされる。この方式の場合、成るチャネル例え
ば＃１チャネルにデータが発生すれば直ちに伝送できる
利点をもっているが、一方当該＃１チャネルに伝送すべ
きデータが存在しない場合でも当該チャネル用のタイム
スロットを空き状態のままにしておく必要があり、デー
タ発生の頻度が小さい場合には効率が悪い面をもってい
る。
上記後者の場合、第１図（Ｂ）図示の如く、現実に伝送
すべきデータが存在するチャネルについて、当該チャネ
ルのストレスと尚該伝送データとを夫々タイムスロット
上に載せて伝送するようにされる。この方式の場合、よ
り多くのチャネルからのデータを効率よく伝送できる利
点をもっているが、各チャネルが一斉にデータを発した
ような場合にはそれらのデータがバッファ上で待たされ
て時間遅れを生じることがある。
すべきデータが存在するチャネルについて、当該チャネ
ルのストレスと尚該伝送データとを夫々タイムスロット
上に載せて伝送するようにされる。この方式の場合、よ
り多くのチャネルからのデータを効率よく伝送できる利
点をもっているが、各チャネルが一斉にデータを発した
ような場合にはそれらのデータがバッファ上で待たされ
て時間遅れを生じることがある。
例えばバンキング・システムなどの場合、データの発生
が比較的マバラであるが、所定のチャネルについては上
記時間遅れのない形で伝送せしめたいという強い要求が
存在することもある。
が比較的マバラであるが、所定のチャネルについては上
記時間遅れのない形で伝送せしめたいという強い要求が
存在することもある。
（ｑ 発明の目的と構成
本発明は、上記の点を解決することを目的としており、
スタティスティカル時分割多重伝送方式を採用しつつ上
記時間遅れをなくするよさにした伝送方式を提供するこ
とを目的としている。そしてそのため、本発明の時分割
多重伝送方式は、複数のチャネルからのデータを時分割
タイムスロット上に搭載して伝送するに当って、７レ一
ム同期信号によって区分される１７レーム内のタイムス
ロット上に、当該フレームにて伝送されるデータを送出
したチャネルのアドレスと当該伝送されるデー〉とを搭
載するようにしたスタテイステイカル時分割多重伝送方
式において、上記複数の各一般チャネルからのデータを
格納する第１のデータ・バッファ部と予め定められたタ
イムスロット上に伝送データを搭載する予約チャネルに
対応づけられてデータを格納する第２のデータ・バッフ
ァ部とを有するメモリ、および上記１フレーム内のタイ
ムスロットに対応して上記メモリに読出しアクセスを行
いかつ上記第２のデータ・バッファ部の内容を上記予め
定められたタイムスロットに搭載し更に上記第１のデー
タ・バッファ部上に現に存在するデータを残余タイムス
ロット上に搭載する処理を行う時分割処理プロセッサを
もうけ 該時分割処理プロセッサが、上記メモリの内容
をアクセスしつつ１フレーム内のタイムスロツ）ｆｆｌ
Ｊ用して、上記予約チャネルからのデータと上記、一般
チャネルからのデータとを一緒に搭載するようにしたこ
とを特徴としている。以下図面を参照しっつ説明する。
スタティスティカル時分割多重伝送方式を採用しつつ上
記時間遅れをなくするよさにした伝送方式を提供するこ
とを目的としている。そしてそのため、本発明の時分割
多重伝送方式は、複数のチャネルからのデータを時分割
タイムスロット上に搭載して伝送するに当って、７レ一
ム同期信号によって区分される１７レーム内のタイムス
ロット上に、当該フレームにて伝送されるデータを送出
したチャネルのアドレスと当該伝送されるデー〉とを搭
載するようにしたスタテイステイカル時分割多重伝送方
式において、上記複数の各一般チャネルからのデータを
格納する第１のデータ・バッファ部と予め定められたタ
イムスロット上に伝送データを搭載する予約チャネルに
対応づけられてデータを格納する第２のデータ・バッフ
ァ部とを有するメモリ、および上記１フレーム内のタイ
ムスロットに対応して上記メモリに読出しアクセスを行
いかつ上記第２のデータ・バッファ部の内容を上記予め
定められたタイムスロットに搭載し更に上記第１のデー
タ・バッファ部上に現に存在するデータを残余タイムス
ロット上に搭載する処理を行う時分割処理プロセッサを
もうけ 該時分割処理プロセッサが、上記メモリの内容
をアクセスしつつ１フレーム内のタイムスロツ）ｆｆｌ
Ｊ用して、上記予約チャネルからのデータと上記、一般
チャネルからのデータとを一緒に搭載するようにしたこ
とを特徴としている。以下図面を参照しっつ説明する。
（至） 発明の実施例
第２図は本発明に用いられるデータ伝送フォーマットの
一実施例、第３図は本発明の一実施例要部構成、第４図
は第３図図示の時分割処理プロセッサが行う処理を説明
する説明図を示している。
一実施例、第３図は本発明の一実施例要部構成、第４図
は第３図図示の時分割処理プロセッサが行う処理を説明
する説明図を示している。
本発明の場合、複数のチャネルのうちの１つまたは複数
個について、ユーザが予約によって、当該各予約チャネ
ルからのデータを第１図（５）図示の方式の如くいわば
固定のタイムスロット上に搭載できるように構成し、残
余のチャネルについて第１図（Ｂ）図示の方式の如くス
タテイステイカル時分割伝送方式を採用するようにする
。即ち、第２図図示のデータ・フォーマットの如く、フ
レーム同期信号Ｆの直後に図示「＃１」の如きタイムス
ロットを予約チャネルのために割当てるようにする。
個について、ユーザが予約によって、当該各予約チャネ
ルからのデータを第１図（５）図示の方式の如くいわば
固定のタイムスロット上に搭載できるように構成し、残
余のチャネルについて第１図（Ｂ）図示の方式の如くス
タテイステイカル時分割伝送方式を採用するようにする
。即ち、第２図図示のデータ・フォーマットの如く、フ
レーム同期信号Ｆの直後に図示「＃１」の如きタイムス
ロットを予約チャネルのために割当てるようにする。
第３図は本発明の一実施例要部構成を示し、図中の符号
１は時分割処理ユニット、２−１．２−２、・・・・・
・・・・・・・、２−ｎは夫々チャネル対応マイクロプ
ロセッサ、３はメモリ、４は第１のデータ・バツ７ア部
、５は第２のデータ・バッフ７部、６は時分割処理マイ
クロプロセッサを表わしている。
１は時分割処理ユニット、２−１．２−２、・・・・・
・・・・・・・、２−ｎは夫々チャネル対応マイクロプ
ロセッサ、３はメモリ、４は第１のデータ・バツ７ア部
、５は第２のデータ・バッフ７部、６は時分割処理マイ
クロプロセッサを表わしている。
今仮に＃１チャネルについて上述の予約が行われている
とする。この場合、＃１チャネルに対応するデータをマ
イクロプロセッサ２−１が受付けると、昌核予約チャネ
ルのマイクロプロセッサ２−１は当該データを第２のデ
ータ・バッファ部５にライトする。一方残余のチャネル
に対応するデータは夫々の対応するマイクロプロセッサ
２−２゜２−３．・・・・・・・・・・・・、２−ｎを
介して、第１のデータ・バッファ部４上にライトされる
。当該第１のデータ拳バッファ部４はＦｉＦＯ構成であ
ってもよい。
とする。この場合、＃１チャネルに対応するデータをマ
イクロプロセッサ２−１が受付けると、昌核予約チャネ
ルのマイクロプロセッサ２−１は当該データを第２のデ
ータ・バッファ部５にライトする。一方残余のチャネル
に対応するデータは夫々の対応するマイクロプロセッサ
２−２゜２−３．・・・・・・・・・・・・、２−ｎを
介して、第１のデータ・バッファ部４上にライトされる
。当該第１のデータ拳バッファ部４はＦｉＦＯ構成であ
ってもよい。
このようにメモリ３上にライトされた各データは、時分
割処理マイクロプロセッサ６によって、タイムスロット
に対応して読出され、１フレームにまとめられて伝送さ
れる。即ち、ＷＪ４図に示す如く、マイクロプロセッサ
６は、フレーム同期信号Ｆを付加した上で、第２のデー
タ・バッファ５の内容を第２図図示の如くタイムスロッ
ト弁１上に乗せ（仮にデータがなくても空として）、次
いで第１のデータ・バッファ４上に存在するデータを第
２図図示の如くタイムスロット上に乗せて、完成したフ
レームを回線上に送出するようにする。
割処理マイクロプロセッサ６によって、タイムスロット
に対応して読出され、１フレームにまとめられて伝送さ
れる。即ち、ＷＪ４図に示す如く、マイクロプロセッサ
６は、フレーム同期信号Ｆを付加した上で、第２のデー
タ・バッファ５の内容を第２図図示の如くタイムスロッ
ト弁１上に乗せ（仮にデータがなくても空として）、次
いで第１のデータ・バッファ４上に存在するデータを第
２図図示の如くタイムスロット上に乗せて、完成したフ
レームを回線上に送出するようにする。
（ト）） 発明の詳細
な説明した如く、本発明によれば、スタテイステイカル
時分割多重伝送方式が採用された状態で、予約チャネル
を時間遅れなしに伝送することができる。このために、
伝送効率が良いと共に特殊のチャネルのために融通性を
与えることが可能となり、適用範囲の広いデータ伝送シ
ステムを提供することが可能となる。
時分割多重伝送方式が採用された状態で、予約チャネル
を時間遅れなしに伝送することができる。このために、
伝送効率が良いと共に特殊のチャネルのために融通性を
与えることが可能となり、適用範囲の広いデータ伝送シ
ステムを提供することが可能となる。
第１図は本発明の前提問題を説明する説明図、第２図は
本発明に用いられるデータ伝送フォーマットの一実施例
、第３図は本発明の一実施例要部構成、第４図は第３図
図示の時分割処理プロセッサが行う処理を説明する説明
図を示す。 図中、１は時分割処理ユニット、２はチャネル対応マイ
クロプロセッサ、３はメ毛す、４は第１のデータ・バッ
ファ、５は第２のデータ・バッファ、６は時分割処理１
イクロプロセツサを表わしている。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名）
本発明に用いられるデータ伝送フォーマットの一実施例
、第３図は本発明の一実施例要部構成、第４図は第３図
図示の時分割処理プロセッサが行う処理を説明する説明
図を示す。 図中、１は時分割処理ユニット、２はチャネル対応マイ
クロプロセッサ、３はメ毛す、４は第１のデータ・バッ
ファ、５は第２のデータ・バッファ、６は時分割処理１
イクロプロセツサを表わしている。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛 （外１名）
Claims (1)
- 複数のチャネルからのデータを時分割タイムスロット上
に搭載して伝送するに当って、フレーム同期信号によっ
て区分される１フレーム内のタイムスロット上に、当該
フレームにて伝送されるデータを送出したチャネルのア
ドレスと当該伝送されるデータとを搭載するようにした
スタテイステイカル時分割多重伝送方式において、上記
複数の各一般チャネルからのデータを格納する第１のデ
ータ・バッファ部と予め定められたタイムスロット上に
伝送データを搭載する予約チャネルに対応づけられてデ
ータを格納する第２のデータ・ノ（ラフ１部とを有する
メモリ、および上記１フレーム内のタイムスロットに対
応しく上記メモリに読出しアクセスを行いかつ上記第２
のデータ・）（ツ７７部の内容を上記予め定められたタ
イムスロットに搭載し更に上記第１のデーターバッフ１
部上に現に存在するデータを残余タイムスロット上に搭
載する処理を行う時分割処理プロセッサをもうけ、該時
分割処理プ四セッサが、上記メモリの内容をアクセスし
つつ１フレーム内のタイムスロットを利用して、上記予
約チャネルからのデータと上記一般チャネルからのデー
タとを一緒に搭載するようにしたことを特徴とする時分
割多重伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11126682A JPS592455A (ja) | 1982-06-28 | 1982-06-28 | 時分割多重伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11126682A JPS592455A (ja) | 1982-06-28 | 1982-06-28 | 時分割多重伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592455A true JPS592455A (ja) | 1984-01-09 |
| JPS6252500B2 JPS6252500B2 (ja) | 1987-11-05 |
Family
ID=14556839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11126682A Granted JPS592455A (ja) | 1982-06-28 | 1982-06-28 | 時分割多重伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592455A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0509799A3 (en) * | 1991-04-18 | 1993-01-13 | Matsushita Electric Industrial Co., Ltd. | Highly-efficient time-division data multiplexing apparatus |
-
1982
- 1982-06-28 JP JP11126682A patent/JPS592455A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0509799A3 (en) * | 1991-04-18 | 1993-01-13 | Matsushita Electric Industrial Co., Ltd. | Highly-efficient time-division data multiplexing apparatus |
| US5311517A (en) * | 1991-04-18 | 1994-05-10 | Matsushita Electric Industrial Co., Ltd. | Highly-efficient time-division data multiplexing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6252500B2 (ja) | 1987-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1331228C (en) | Synchronous protocol data formatter | |
| CA2042037C (en) | Multiple access system for a communication network | |
| EP0630540A1 (en) | Communications bus and controller | |
| US6449281B1 (en) | Interface control of communication between a control processor and a digital signal processor | |
| US5640597A (en) | Method and apparatus for servicing simultaneously a plurality of requests for data streams | |
| JPS592455A (ja) | 時分割多重伝送方式 | |
| JPS5810021B2 (ja) | 時分割多重ネツトワ−ク・システム | |
| AU624745B2 (en) | Packet/fast packet switch for voice and data | |
| KR100207662B1 (ko) | 고수준 데이터 통신제어 통신 장치 | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| JP2598020B2 (ja) | ループ通信システムのタイムスロット割り当て方式 | |
| JPS5810022B2 (ja) | 時分割多重回線割当て制御方式 | |
| JP3343460B2 (ja) | Ｈｄｌｃフレーム処理装置 | |
| JPS59119386A (ja) | バツフア領域の制御方式 | |
| JPH07183864A (ja) | タイムスロット割当制御方法及び装置 | |
| JPH11122275A (ja) | シリアル通信システム | |
| JPH0220027B2 (ja) | ||
| JPH09149043A (ja) | 競合多重装置 | |
| JPS5840952A (ja) | デ−タ伝送方式 | |
| JPH0440551A (ja) | データ転送方式 | |
| JPS6377240A (ja) | タイムスロツト割付け方式 | |
| JPS63128829A (ja) | タイムスロツト割当方式 | |
| JPH03253952A (ja) | バッファ管理方式 | |
| JPS58168354A (ja) | 時分割通信方式 | |
| JPH0221736A (ja) | 中継回路 |