JPS5847328A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPS5847328A JPS5847328A JP14584681A JP14584681A JPS5847328A JP S5847328 A JPS5847328 A JP S5847328A JP 14584681 A JP14584681 A JP 14584681A JP 14584681 A JP14584681 A JP 14584681A JP S5847328 A JPS5847328 A JP S5847328A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- charge
- input signal
- digital input
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル・アナログ変換ｆ！（以下、 Ｄ／
Ａ変換器と称す。）く関し、殊に電荷分配、電荷転送を
利用したＤ／Ａ＠喚器の処ＩＩ虜にの懺善に係る。
Ａ変換器と称す。）く関し、殊に電荷分配、電荷転送を
利用したＤ／Ａ＠喚器の処ＩＩ虜にの懺善に係る。
第１図は斯種のＤ／Ａ変換器の従来例でちる。
斯るＤ／Ａ変換′器は機能で大別すると、電荷分配回路
１と電荷伝送回路２から５吠されている。
１と電荷伝送回路２から５吠されている。
電荷分配回路１は略等しい容量をもつコンデ／すＣ，、
Ｃ電とスイッチＳ１．Ｓ、、Ｓ、 及び基準電圧ｖ３か
ら形成され、電荷分配を行う機能を具え、電荷伝送回路
２は積分用コンデンサＣ，と演算増幅器３からなる積分
器５、スイッチＳ、、Ｓ４゜Ｓ、及びコンデンサＣ３か
ら形成され電荷転送を行う機能を臭えている。コンデン
サＣ鵞とスイッチ８．は両者の機能に関わる。スイッチ
８．〜Ｓ。
Ｃ電とスイッチＳ１．Ｓ、、Ｓ、 及び基準電圧ｖ３か
ら形成され、電荷分配を行う機能を具え、電荷伝送回路
２は積分用コンデンサＣ，と演算増幅器３からなる積分
器５、スイッチＳ、、Ｓ４゜Ｓ、及びコンデンサＣ３か
ら形成され電荷転送を行う機能を臭えている。コンデン
サＣ鵞とスイッチ８．は両者の機能に関わる。スイッチ
８．〜Ｓ。
はＭ０８トランジスタ等の半導体装置から形成され、コ
ンデンサＣ３，σ３．Ｃ８はＭＯ８キャパシタ、喝いは
拡散コンデンサ等から形成される・それでは第１図のＤ
／Ａ変換器の動作について、電荷分配機能から説明する
・コンデンサａＩ 、Ｃ，。
ンデンサＣ３，σ３．Ｃ８はＭＯ８キャパシタ、喝いは
拡散コンデンサ等から形成される・それでは第１図のＤ
／Ａ変換器の動作について、電荷分配機能から説明する
・コンデンサａＩ 、Ｃ，。
Ｃｓの充電電荷をスイッチＳ、、Ｓｓ 、Ｓ、を閉じる
ことｋよって放電した後、スイッチＳｔ Ｉ ５Ｉｔ
８＠をＱｌｌスイッチＳ、を閉じる。コンデンサＣ３に
基準電圧ｖｌｌが印加され、コンデンサＣ１の充電々荷
Ｑ１はＣ１，Ｖ、となる。このときのコンデンサＣ３の
充電々圧はｖｌに等しい、ここで、スイッチＳ、を閉じ
るとコンデンサＣ３の電荷Ｑ。
ことｋよって放電した後、スイッチＳｔ Ｉ ５Ｉｔ
８＠をＱｌｌスイッチＳ、を閉じる。コンデンサＣ３に
基準電圧ｖｌｌが印加され、コンデンサＣ１の充電々荷
Ｑ１はＣ１，Ｖ、となる。このときのコンデンサＣ３の
充電々圧はｖｌに等しい、ここで、スイッチＳ、を閉じ
るとコンデンサＣ３の電荷Ｑ。
がコンデ／す（３１に分配され電荷Ｑ′、が充電される
。電荷分配後の電荷の総量は一定に保たれる。
。電荷分配後の電荷の総量は一定に保たれる。
ｑＪ１ツて、スイッチＳ３を閉じる前の全電荷（Ｑ。
＋Ｑ＊ −Ｖｍ ・ＯＢ ＋Ｏ−Ｃ，） とｘイＦ’
ｓ。
ｓ。
を閉じて分配した後の全電荷（Ｑ’ｔ ＋ Ｑ’＊ −
ｖ□” Ｃｓ ＋ＶＢ” Ｃｍ ）！１等シ＜ ７’Ｊ
：６＠ ５７ｆ’ ７９ Ｃ＊＊Ｃ８の充電々圧はＶ、
、 ３７．、の関係にある。よって、分配された後の
コンダンｔＣ，，０，ｆ）充電々圧は８す。ｙ 、とな
るφまた、コンデンサｃ、。
ｖ□” Ｃｓ ＋ＶＢ” Ｃｍ ）！１等シ＜ ７’Ｊ
：６＠ ５７ｆ’ ７９ Ｃ＊＊Ｃ８の充電々圧はＶ、
、 ３７．、の関係にある。よって、分配された後の
コンダンｔＣ，，０，ｆ）充電々圧は８す。ｙ 、とな
るφまた、コンデンサｃ、。
Ｃ１の容量は等しいので充電々圧Ｖ、、 、 Ｖ、、は
＋ｖｌｋ等しい。次に、スイッチＳ＄を閉じコンダンｔ
Ｃ１の充電々荷Ｑ／、を放電する。このとき、コンデン
サＣ１の充電々圧Ｖ□は＋ＹａＶｃ等しく、コンデンサ
Ｃ１の電荷Ｑ／、は放電されるのでＱ ’、ｘ Ｑとな
る。そして、再びスイッチＳ、を閉じコンデンサＣ８の
電荷Ｑ／、をコンデ／すＣ１に分配すると、コンデンサ
Ｃ３の充電々圧は＋−となる。再び。
＋ｖｌｋ等しい。次に、スイッチＳ＄を閉じコンダンｔ
Ｃ１の充電々荷Ｑ／、を放電する。このとき、コンデン
サＣ１の充電々圧Ｖ□は＋ＹａＶｃ等しく、コンデンサ
Ｃ１の電荷Ｑ／、は放電されるのでＱ ’、ｘ Ｑとな
る。そして、再びスイッチＳ、を閉じコンデンサＣ８の
電荷Ｑ／、をコンデ／すＣ１に分配すると、コンデンサ
Ｃ３の充電々圧は＋−となる。再び。
コンデンサＣ１の充電々荷を放電してコンデンサＣ３の
充電々荷をコンデンサＣｍに分配するとコンデンサＣ３
の充電々圧は１７ｍ Ｊ：、”・なる。
充電々荷をコンデンサＣｍに分配するとコンデンサＣ３
の充電々圧は１７ｍ Ｊ：、”・なる。
このように、コンデンサＣ，）Ｉｃ充電した後、コンデ
ンサＣ１の電荷をコンデンサＣｍ ｖ−分配し、次にコ
ンデンｆＣ寓の充電々荷を放電し再びコンデンサＣ８の
電荷をコンデンサＣ８に分配する操作を繰す返し【行う
・このような操作を繰抄返すことによ抄、コンデンサＣ
３の充電々圧ｖ、、は−５，ｖ。
ンサＣ１の電荷をコンデンサＣｍ ｖ−分配し、次にコ
ンデンｆＣ寓の充電々荷を放電し再びコンデンサＣ８の
電荷をコンデンサＣ８に分配する操作を繰す返し【行う
・このような操作を繰抄返すことによ抄、コンデンサＣ
３の充電々圧ｖ、、は−５，ｖ。
に等しくなり、２の絡乗べきに重み付ゆされた電玉が得
られる。
られる。
次ｋ、電荷転送機能について説明する。
まず、積分用コンデンサＣ１の電荷をスイッチＳｌを閉
じるととにより放電させる。、このときの、積分器５の
出力電圧Ｖ、は０ボルトになる。さて。
じるととにより放電させる。、このときの、積分器５の
出力電圧Ｖ、は０ボルトになる。さて。
コンデンーｔａ、ＩＩＣ充電々荷Ｑ、が蓄積され、この
と亀の充電々圧をｖｏ２とする。こむでスイッチＳ４を
閉じると、コンデンサＣ１の電圧は０ポルトになり、コ
ンデンサＣ１の充電々荷Ｑ、はコンデ／すＣ，に転送さ
れる。コンデンサＣ１の電１ｙ Ｑ ｓはＱｓ ” Ｏ
ｎ ・ｖｃｓ （ｖｃｓ ”ンデンサＣ１の充電々圧）
となる。また、コンデンサＣ８の電荷ｑ！とコンデンサ
Ｃ，の電荷ｑ、は等しいので次式のようＫなる。
と亀の充電々圧をｖｏ２とする。こむでスイッチＳ４を
閉じると、コンデンサＣ１の電圧は０ポルトになり、コ
ンデンサＣ１の充電々荷Ｑ、はコンデ／すＣ，に転送さ
れる。コンデンサＣ１の電１ｙ Ｑ ｓはＱｓ ” Ｏ
ｎ ・ｖｃｓ （ｖｃｓ ”ンデンサＣ１の充電々圧）
となる。また、コンデンサＣ８の電荷ｑ！とコンデンサ
Ｃ，の電荷ｑ、は等しいので次式のようＫなる。
Ｑａ−Ｃｍ ・ｖｃｓ ＝ Ｑｍ −Ｃｍ ・ｖｃｓ
となる。このようにしてコンデンサＣ８の電荷ｑ−を放
電した後にスイッチ５４ｔ−４い【再びコンデンサＣ，
に充電々王１′ｃ、を印加し充電した後、コンデンサＣ
１の電荷をコンデンサＣ，Ｖｃ再び転送を行う、このと
きの積分器５の出力電ＥＥｖ、は次式のようになる。
となる。このようにしてコンデンサＣ８の電荷ｑ−を放
電した後にスイッチ５４ｔ−４い【再びコンデンサＣ，
に充電々王１′ｃ、を印加し充電した後、コンデンサＣ
１の電荷をコンデンサＣ，Ｖｃ再び転送を行う、このと
きの積分器５の出力電ＥＥｖ、は次式のようになる。
ＣＩ Ｏｘ 。
Ｖ、ツー（，４゜十−屯−Ｌｍ ）
この動作を壕り返すと、
となる。コンデンサＣ，，Ｃ，の容量を等しいとす；６
＆、ｖ、＝−（ｖ。＊ ＋ ｖｃ ｍ ＋ Ｖ：、＋・
・・・・・）となる。
＆、ｖ、＝−（ｖ。＊ ＋ ｖｃ ｍ ＋ Ｖ：、＋・
・・・・・）となる。
上述のようなｌ荷分配と電荷蟻送を組み合せてＤ ／
Ａ Ｑ換器を構成している。
Ａ Ｑ換器を構成している。
さて、次＋Ｃ４ビットのデジタル信号（１０１０）をア
ナ四グ賓換する場合について説明する〇先ず、スイッチ
ｓ、、ｓ、’、ｓ、を閉じてコンデンサＣ，，Ｃ，，Ｃ
，の充電々荷を放電した後。
ナ四グ賓換する場合について説明する〇先ず、スイッチ
ｓ、、ｓ、’、ｓ、を閉じてコンデンサＣ，，Ｃ，，Ｃ
，の充電々荷を放電した後。
スイッチＳ、、Ｓ、、Ｓ、を開き、そして、スイッチＳ
１を閉じてコンデンサＣ８に充電し、次に。
１を閉じてコンデンサＣ８に充電し、次に。
スイッチＳ１を開き、且つスイッチＳ！を閉じて、コン
デンサＣＩの電荷をコンダン−９０，に電荷分配を行う
・このときのコンデンサＣ３の充電々圧＼ ｖｏは＋ｖ鳳となる。ここでデジタル１号の最上位桁２
＠（ＭＥＩＢ ）が「１」であるので、スイッチＳ４を
閉じコンデンサＣ３に電荷を転送する。積分器５の出力
Ｖ・は−＋ｖ１となる。この出力はデジタル信号の（１
０００） Ｋ対応した出力電圧である・次に、電荷分配
回路１を再び作動させてプンデンナＣ電の充電々圧ｖｅ
ｔを＋ｖ１とする。そして、デジタル信号のＭ２Ｒの次
の桁２１が「Ｏ」であるので、コンデンサＣ８の電荷を
蟻送させず１．スイッチＳ１を閉じコンデ／すＣ電の電
荷を放電させる。
デンサＣＩの電荷をコンダン−９０，に電荷分配を行う
・このときのコンデンサＣ３の充電々圧＼ ｖｏは＋ｖ鳳となる。ここでデジタル１号の最上位桁２
＠（ＭＥＩＢ ）が「１」であるので、スイッチＳ４を
閉じコンデンサＣ３に電荷を転送する。積分器５の出力
Ｖ・は−＋ｖ１となる。この出力はデジタル信号の（１
０００） Ｋ対応した出力電圧である・次に、電荷分配
回路１を再び作動させてプンデンナＣ電の充電々圧ｖｅ
ｔを＋ｖ１とする。そして、デジタル信号のＭ２Ｒの次
の桁２１が「Ｏ」であるので、コンデンサＣ８の電荷を
蟻送させず１．スイッチＳ１を閉じコンデ／すＣ電の電
荷を放電させる。
積分器５の出力電圧ｖ０は−＋ｖ、に保たれた状態にあ
る。更に電荷分配を行うとコンデンサＣ鵞の充電々王ｖ
０は＋Ｖ、とな抄、デジタル入力信号の２鵞桁が１であ
るので電荷転送を行う、積分器５の出力ｖ０は次式のよ
うな式で示される。
る。更に電荷分配を行うとコンデンサＣ鵞の充電々王ｖ
０は＋Ｖ、とな抄、デジタル入力信号の２鵞桁が１であ
るので電荷転送を行う、積分器５の出力ｖ０は次式のよ
うな式で示される。
■、冨−＋”１ｍ ＋’ｌツー÷ｖ−下位桁の操作に
移る。デジタル入力信号の最下位桁２ ” （Ｌ８
Ｂ ） ハｒ ＯＪ テロ ルノ”ｔ’ ” ｙテｙ
ｔ Ｃｍの電荷は放電される。従って、デジタル入力信
号（１０１０）のデジタル入力信号に対応したアナ四グ
出力は−十ｖ１となる。
移る。デジタル入力信号の最下位桁２ ” （Ｌ８
Ｂ ） ハｒ ＯＪ テロ ルノ”ｔ’ ” ｙテｙ
ｔ Ｃｍの電荷は放電される。従って、デジタル入力信
号（１０１０）のデジタル入力信号に対応したアナ四グ
出力は−十ｖ１となる。
上述のように、電荷分配、電荷転送に゛よるＤ／Ａ変換
器は、簡琳な回路でＤ／Ａ変換器を構成することが可能
でちる反面、ＮビットのＤ／Ａ変換にあっては、Ｎ回の
電荷分配と電荷転送或いは放電操作を行わねシならない
ので、高精度のＤ／Ａ変換器を得ようとする場合は、変
換速度が遅くなる欠点がある。
器は、簡琳な回路でＤ／Ａ変換器を構成することが可能
でちる反面、ＮビットのＤ／Ａ変換にあっては、Ｎ回の
電荷分配と電荷転送或いは放電操作を行わねシならない
ので、高精度のＤ／Ａ変換器を得ようとする場合は、変
換速度が遅くなる欠点がある。
本発明は上述の欠点Ｋｌ！みなされたものであって、本
発明のＤ／Ａ変換器の目的は、変換処理時間を短績する
）Ｃある。
発明のＤ／Ａ変換器の目的は、変換処理時間を短績する
）Ｃある。
本発明のＤ／Ａ変換器はＮビットのデジタル入力信号を
幾つかに分割して、変換処理するもので分割されたビッ
ト群に対応して夫々電荷分配回路が形成され、各電荷分
配回路が並列に接続されて成され、各電荷分配回路を形
成するコンデンサの容量はビット群毎に互いに重み付け
されており、この重み付ゆＫよって各ビット群は同時に
各ビット群のデジタル入力信号に応じ電荷分配、転送、
放電を行うことが可能とな抄、Ｎビットのデジタル入力
信号を同時に処理して、積分器の積分用コンデンサに電
荷分配回路から電荷を重畳してＮビットのデジタル入力
信号を得るものでちる。このように、本発明のＤ／Ａ変
換器は、任意のビット群毎に分けた幾つかの電荷分配回
路と一個の積分器を具え、゛各電荷分配回路毎１ｃコン
デンサの容量が重み付ゆされて層る点に４ｆ＝徴を有し
ている〇それでは、デジタル入力信号が８ビツトの場合
のＤ／Ａ変換器について第２図に基き説明する。
幾つかに分割して、変換処理するもので分割されたビッ
ト群に対応して夫々電荷分配回路が形成され、各電荷分
配回路が並列に接続されて成され、各電荷分配回路を形
成するコンデンサの容量はビット群毎に互いに重み付け
されており、この重み付ゆＫよって各ビット群は同時に
各ビット群のデジタル入力信号に応じ電荷分配、転送、
放電を行うことが可能とな抄、Ｎビットのデジタル入力
信号を同時に処理して、積分器の積分用コンデンサに電
荷分配回路から電荷を重畳してＮビットのデジタル入力
信号を得るものでちる。このように、本発明のＤ／Ａ変
換器は、任意のビット群毎に分けた幾つかの電荷分配回
路と一個の積分器を具え、゛各電荷分配回路毎１ｃコン
デンサの容量が重み付ゆされて層る点に４ｆ＝徴を有し
ている〇それでは、デジタル入力信号が８ビツトの場合
のＤ／Ａ変換器について第２図に基き説明する。
第２図の実施例は８ビツトのデジタル入力信号を４ビツ
ト毎に分割して処理する場合の例であって、二つの電荷
分配回路１１．１２を形成している。いま仮にｒｌｏｆ
ＱｌｏｏｌＪのデジタル入力信号の処理について考える
と、１１は上位ビット（１０１０）を処理する電荷分配
回路であり、１２は下位ビットの（１００１）を処理す
る電荷分配回路である。１Ｓは電荷転送回路である。第
２図のＤ／Ａ変換器は、基準電圧源ｖ３を共有し、且つ
、各電荷転送回路１１．１２が夫々スイッチ８１４１８
１、の他端が共通接続されて、演算増幅器１４０反蟻入
力端子（−）Ｋ接続されている。スイッチ群Ｓ。−！３
１４ ＋ Ｓ１６〜Ｓ１．と＝ンデンサ群（Ｃ□。
ト毎に分割して処理する場合の例であって、二つの電荷
分配回路１１．１２を形成している。いま仮にｒｌｏｆ
ＱｌｏｏｌＪのデジタル入力信号の処理について考える
と、１１は上位ビット（１０１０）を処理する電荷分配
回路であり、１２は下位ビットの（１００１）を処理す
る電荷分配回路である。１Ｓは電荷転送回路である。第
２図のＤ／Ａ変換器は、基準電圧源ｖ３を共有し、且つ
、各電荷転送回路１１．１２が夫々スイッチ８１４１８
１、の他端が共通接続されて、演算増幅器１４０反蟻入
力端子（−）Ｋ接続されている。スイッチ群Ｓ。−！３
１４ ＋ Ｓ１６〜Ｓ１．と＝ンデンサ群（Ｃ□。
Ｃ１ｍ ）（Ｃ１４，Ｃｔｓ ） ノ＊ｓｉｔ第１ 図
（ＯＤ ／ Ａ を換器と同様である＠ さて、第２ｒｉｇＪのＤ／Ａ変換器のコンデンサＣ１１
９Ｃ１ｔ ｅ Ｃ１＠は等しい容量Ｃを備えている。ま
た、コンデンサＣ１４１Ｃ１ｌは４ビツト毎に分割され
ているので容量ｔ ＣＩｃ等しくなされている。このよ
２＋″ う忙、電荷分配回路１１．１２のコンデンサは電荷分配
回路１１のコンデンサ容量が１に対し電荷分配回路１２
のコンデンサ容量・がまの重み付げがなされている。
（ＯＤ ／ Ａ を換器と同様である＠ さて、第２ｒｉｇＪのＤ／Ａ変換器のコンデンサＣ１１
９Ｃ１ｔ ｅ Ｃ１＠は等しい容量Ｃを備えている。ま
た、コンデンサＣ１４１Ｃ１ｌは４ビツト毎に分割され
ているので容量ｔ ＣＩｃ等しくなされている。このよ
２＋″ う忙、電荷分配回路１１．１２のコンデンサは電荷分配
回路１１のコンデンサ容量が１に対し電荷分配回路１２
のコンデンサ容量・がまの重み付げがなされている。
まず、スイッチＳ。Ｉ ＳＩＩ Ｉ ５ＩＩＩ ｓｔ＊
＃ Ｓ１８を閉じ；ンデ／すＣ１！ ｔ Ｃｌ１ｌ
ｅｌｍの電荷を放電し、コンデンサ０１１＄Ｃ１４に基
準電圧Ｖ、を供給し、コンデンサＣ１ｌ ＋ Ｃ３４に
充電する。充電Ａ荷はｖ富に等しいＯそして・エイ２チ
８１１９Ｓｌ？を閉じ１ｙデ′ｆ Ｃ１１＝ Ｃ１４”
充電ｋ 荷ｖ＊ ｔ コアｆ ｙすｃｌｔ ｓ Ｃｔｓ
Ｋ電荷分配する・そのときのコンデンサａｓｓ ｓ Ｃ
１ｍの充電々圧は＋ｖ１である。上位ビット群（１０１
０）と下位ビット群（’ ００１ ）との夫々のＭＯＢ
は「１」であるので、スイッチ８１４１ ＳＩｓを閉じ
てコンデンサＣｔｓにコンデンサＣｌ１ｊ ＃ Ｃ１Ｂ
の電荷を転送する。このときの転送される全電荷は＋Ｖ
、・Ｃ＋＋ｖ１・ＪｒＣであるので出力′電圧Ｖ、は次
式のようである。
＃ Ｓ１８を閉じ；ンデ／すＣ１！ ｔ Ｃｌ１ｌ
ｅｌｍの電荷を放電し、コンデンサ０１１＄Ｃ１４に基
準電圧Ｖ、を供給し、コンデンサＣ１ｌ ＋ Ｃ３４に
充電する。充電Ａ荷はｖ富に等しいＯそして・エイ２チ
８１１９Ｓｌ？を閉じ１ｙデ′ｆ Ｃ１１＝ Ｃ１４”
充電ｋ 荷ｖ＊ ｔ コアｆ ｙすｃｌｔ ｓ Ｃｔｓ
Ｋ電荷分配する・そのときのコンデンサａｓｓ ｓ Ｃ
１ｍの充電々圧は＋ｖ１である。上位ビット群（１０１
０）と下位ビット群（’ ００１ ）との夫々のＭＯＢ
は「１」であるので、スイッチ８１４１ ＳＩｓを閉じ
てコンデンサＣｔｓにコンデンサＣｌ１ｊ ＃ Ｃ１Ｂ
の電荷を転送する。このときの転送される全電荷は＋Ｖ
、・Ｃ＋＋ｖ１・ＪｒＣであるので出力′電圧Ｖ、は次
式のようである。
７、ｘ−（−）Ｖｍ＋−ｖ＊＞ ｘ−、−７，トナｂ、
社 この出力Ｖ、はディジタル信号（１０００１０００）に
対応した出力である。
社 この出力Ｖ、はディジタル信号（１０００１０００）に
対応した出力である。
次に、コンデンサＣ１１Ｃ１４の充電々圧＋Ｖ、をスイ
ッチＳｓ＊ ＃ Ｊｔを閉じることによし、コンデンサ
ＣＩｔ＃ Ｃ１１に電荷分配をする。そのときのコンデ
ンサ０１１ｅＣ１−の充電々圧は＋Ｖ、となる。そして
、上位ビット詳と下位ビット群のＭｓＢの次のビットは
夫々「０」であるので、スイッチｓ＠畠ｅ ８１Ｍを閉
じてコンデンサＣ１１＃Ｃ１ｌの充電★荷を放電する。
ッチＳｓ＊ ＃ Ｊｔを閉じることによし、コンデンサ
ＣＩｔ＃ Ｃ１１に電荷分配をする。そのときのコンデ
ンサ０１１ｅＣ１−の充電々圧は＋Ｖ、となる。そして
、上位ビット詳と下位ビット群のＭｓＢの次のビットは
夫々「０」であるので、スイッチｓ＠畠ｅ ８１Ｍを閉
じてコンデンサＣ１１＃Ｃ１ｌの充電★荷を放電する。
そして次の電荷分配操作に入る。上位ビット−のディジ
タル信号は「１」であり、下位ビット群の０ディジタル
信号はｒＯＪである・従りて、コンデンサＣ１＊ＩＣｌ
５の充電＾圧は＋Ｖ、とな抄、コンデンサ０１ｍの電荷
はスイッチ８１４を閉じることｋより、コンデンサＣ１
１ｌｃ転送し、ボンデ／すＣ饅の電荷はスイッチ５ａｌ
ｌを閉じて放電させる・このときの出力電圧Ｖ、は、次
のようｋなる。
タル信号は「１」であり、下位ビット群の０ディジタル
信号はｒＯＪである・従りて、コンデンサＣ１＊ＩＣｌ
５の充電＾圧は＋Ｖ、とな抄、コンデンサ０１ｍの電荷
はスイッチ８１４を閉じることｋより、コンデンサＣ１
１ｌｃ転送し、ボンデ／すＣ饅の電荷はスイッチ５ａｌ
ｌを閉じて放電させる・このときの出力電圧Ｖ、は、次
のようｋなる。
し巨）ＦＶｍ −＋ｖ＊ ” −ｔｉｅ ’この出力は
ディジタ化−人力信号（１０１０１０ＤＤ）の出力に等
しいアナログ出力である。そして、上位ビット瑯と下位
ビット群の最後のビッシ操作に入る。
ディジタ化−人力信号（１０１０１０ＤＤ）の出力に等
しいアナログ出力である。そして、上位ビット瑯と下位
ビット群の最後のビッシ操作に入る。
コンデンサ０１１１０＄４°の充電電圧＋Ｖ、はコンデ
ンサＣＩｔ ＊ Ｃｔｌに電荷分配すルトコ７ｆ ７９
Ｃｓｗｅｅｔｓの充電々圧は弄Ｖ、となる。上位ビＶ
）群は「０」。
ンサＣＩｔ ＊ Ｃｔｌに電荷分配すルトコ７ｆ ７９
Ｃｓｗｅｅｔｓの充電々圧は弄Ｖ、となる。上位ビＶ
）群は「０」。
下位ビット群は「１ｊであるのでコンデンサａＳＳの電
荷は放電され、コンデンサＣＩＩの電荷はスイッチＳ、
・を閉じることＫよってコンデンサ００に転送される・
このときの出力電圧ｖ０は次式のようになる。
荷は放電され、コンデンサＣＩＩの電荷はスイッチＳ、
・を閉じることＫよってコンデンサ００に転送される・
このときの出力電圧ｖ０は次式のようになる。
” −−景’ −Ｊ’ｃ 、ｌ’６”Ｒ＝ ”ｊｊ’６
”Ｒこのアナ目グ出力がディジタル入力信号（１０１
０１００１） に対応した出力である。このようＫし
てディジタル入力信号をアナログ出力に変換することが
可能となる。
”Ｒこのアナ目グ出力がディジタル入力信号（１０１
０１００１） に対応した出力である。このようＫし
てディジタル入力信号をアナログ出力に変換することが
可能となる。
尚１本発明の実施例として８ピツトのＤ／Ａ変換１１に
：ついて説明したが、この場合は２分割してＤ／ム変換
する方法が示されているが、８ピツト以上のディジタル
入力信号をＤ／Ａ賓換する場合は、３分割甫いは４分割
するととくよって変換サイクルを短縮することが可能と
なる。従って、従来の変換方法に対し、処理時間が高速
なものとなり、極めて効果的なり／Ａ変換器を撮供でき
る・
：ついて説明したが、この場合は２分割してＤ／ム変換
する方法が示されているが、８ピツト以上のディジタル
入力信号をＤ／Ａ賓換する場合は、３分割甫いは４分割
するととくよって変換サイクルを短縮することが可能と
なる。従って、従来の変換方法に対し、処理時間が高速
なものとなり、極めて効果的なり／Ａ変換器を撮供でき
る・
ｔＪ／Ｅ１図は従来のＤ／Ａ変換器の回路図であり、第
２図は本発明に係るＤ／Ａ変換器の回路図である。 １．１１．１２：電荷分配回路 ２．１３１電荷転送回路 ３．１４ｓ積分器 特許出頭式 東光株式会社
２図は本発明に係るＤ／Ａ変換器の回路図である。 １．１１．１２：電荷分配回路 ２．１３１電荷転送回路 ３．１４ｓ積分器 特許出頭式 東光株式会社
Claims (1)
- 【特許請求の範囲】 ディジタル入力信号に応じスイッチを操作しコンデンサ
の電荷を再分配、転送、唆いは放電を繰り返してディジ
タル人力信号をアナ欝グ変換するＤ／Ａ変換器に於て、
魯ビットのディジタル人力信号を任意に分割し【少なく
とも二組以上のアナログ変換する各手段を具え、前記各
手段の電荷分配されるコンデンサの容量に各手段毎に重
み付けしたことを特徴とするＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14584681A JPS5847328A (ja) | 1981-09-16 | 1981-09-16 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14584681A JPS5847328A (ja) | 1981-09-16 | 1981-09-16 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5847328A true JPS5847328A (ja) | 1983-03-19 |
Family
ID=15394443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14584681A Pending JPS5847328A (ja) | 1981-09-16 | 1981-09-16 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847328A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181607A (ja) * | 1985-02-07 | 1986-08-14 | 蝦名林業株式会社 | 木材の燻製処理方法およびその装置 |
| JPS6227104A (ja) * | 1985-07-29 | 1987-02-05 | 広瀬 文康 | 原木等処理装置 |
| JPS62128704A (ja) * | 1985-11-30 | 1987-06-11 | Kitsuchin House Kk | パ−テイクル・ボ−ドの製造方法 |
| JPH0671621A (ja) * | 1992-08-28 | 1994-03-15 | Eidai Co Ltd | 耐水性・耐候性等に優れた木質板の製造方法 |
| JPH06224768A (ja) * | 1992-10-30 | 1994-08-12 | Internatl Business Mach Corp <Ibm> | 電荷加算形デジタル・アナログ変換器 |
| JP2007074708A (ja) * | 2005-09-08 | 2007-03-22 | Marvell World Trade Ltd | 容量性デジタル／アナログおよびアナログ／デジタルコンバータ |
| JP2009055587A (ja) * | 2007-08-01 | 2009-03-12 | Denso Corp | 可変ゲイン増幅器およびｄ／ａ変換器 |
| US7746261B2 (en) | 2007-08-01 | 2010-06-29 | Denso Corporation | Variable gain amplifier and D/A converter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5560335A (en) * | 1978-10-27 | 1980-05-07 | Itt | A*d converter |
-
1981
- 1981-09-16 JP JP14584681A patent/JPS5847328A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5560335A (en) * | 1978-10-27 | 1980-05-07 | Itt | A*d converter |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181607A (ja) * | 1985-02-07 | 1986-08-14 | 蝦名林業株式会社 | 木材の燻製処理方法およびその装置 |
| JPS6227104A (ja) * | 1985-07-29 | 1987-02-05 | 広瀬 文康 | 原木等処理装置 |
| JPS62128704A (ja) * | 1985-11-30 | 1987-06-11 | Kitsuchin House Kk | パ−テイクル・ボ−ドの製造方法 |
| JPH0671621A (ja) * | 1992-08-28 | 1994-03-15 | Eidai Co Ltd | 耐水性・耐候性等に優れた木質板の製造方法 |
| JPH06224768A (ja) * | 1992-10-30 | 1994-08-12 | Internatl Business Mach Corp <Ibm> | 電荷加算形デジタル・アナログ変換器 |
| JP2007074708A (ja) * | 2005-09-08 | 2007-03-22 | Marvell World Trade Ltd | 容量性デジタル／アナログおよびアナログ／デジタルコンバータ |
| JP2009055587A (ja) * | 2007-08-01 | 2009-03-12 | Denso Corp | 可変ゲイン増幅器およびｄ／ａ変換器 |
| US7746261B2 (en) | 2007-08-01 | 2010-06-29 | Denso Corporation | Variable gain amplifier and D/A converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3906488A (en) | Reversible analog/digital (digital/analog) converter | |
| CA1124868A (en) | Charge redistribution circuits | |
| US5426431A (en) | Analog/digital converter | |
| US4517549A (en) | Weighted capacitor analogue-digital converters | |
| JPS63284928A (ja) | デジタル−アナログ変換器 | |
| JPH0262969B2 (ja) | ||
| US4325055A (en) | Analog-to-digital converter | |
| US7355543B2 (en) | Digital-to-analog converter using capacitors and operational amplifier | |
| JP2002533973A (ja) | 容量性フラッシュアナログ−ディジタル変換器用電子回路 | |
| US5274376A (en) | Multi-mode digital to analog converter and method | |
| US4468654A (en) | Charge redistribution a-law PCM decoder | |
| JPS6011491B2 (ja) | Ａｄ変換回路 | |
| US12462150B2 (en) | Modular analog multiplier-accumulator unit element for multi-layer neural networks | |
| US6727836B2 (en) | Method and apparatus for digital-to-analog signal conversion | |
| JPS6177430A (ja) | アナログ・デジタル変換器 | |
| US4468653A (en) | Charge redistribution mu-law PCM decoder | |
| JP2002314419A (ja) | Ａ／ｄ変換回路 | |
| JP2548187B2 (ja) | アナログ・デジタル変換器 | |
| CA1159117A (en) | Divide-by-two charge divider | |
| JPS63501671A (ja) | トリムされていない１２ビットモノトニック全容量性ａ／ｄコンバ−タ | |
| JP2969621B2 (ja) | 差動入力式ａ／ｄコンバータ | |
| JPS59153324A (ja) | Ａ／ｄ変換器 | |
| JPS6322647B2 (ja) | ||
| JP2978527B6 (ja) | アナログ集積回路 | |
| JPH0823277A (ja) | アナログ−デジタル変換器及びデジタル−アナログ変換器 |