JPS6322647B2 - - Google Patents
Info
- Publication number
- JPS6322647B2 JPS6322647B2 JP56110287A JP11028781A JPS6322647B2 JP S6322647 B2 JPS6322647 B2 JP S6322647B2 JP 56110287 A JP56110287 A JP 56110287A JP 11028781 A JP11028781 A JP 11028781A JP S6322647 B2 JPS6322647 B2 JP S6322647B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switch
- inverting input
- input terminal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は遂次比較型Ａ／Ｄ変換器に関する。
遂次比較型Ａ／Ｄ変換器には通常Ｄ／Ａ変換器
が含まれている。Ｄ／Ａ変換器は、精密な抵抗回
路網が基準電圧源として用いられ、この抵抗回路
網だけ別の半導体プロセスで形成せねばならない
為、部品数が増す欠点や製造価格が上昇する欠点
がある。
が含まれている。Ｄ／Ａ変換器は、精密な抵抗回
路網が基準電圧源として用いられ、この抵抗回路
網だけ別の半導体プロセスで形成せねばならない
為、部品数が増す欠点や製造価格が上昇する欠点
がある。
本発明の遂次比較型Ａ／Ｄ変換器は上述の如
き、抵抗回路網からなるＤ／Ａ変換器を用いるこ
となく、コンデンサによる遂次比較型Ａ／Ｄ変換
器を提供するものである。
き、抵抗回路網からなるＤ／Ａ変換器を用いるこ
となく、コンデンサによる遂次比較型Ａ／Ｄ変換
器を提供するものである。
一方、コンデンサ型の遂次比較型Ａ／Ｄ変換器
は、電荷分配用のコンデンサが二個並列に接続さ
れており、通常このコンデンサはPN接合による
拡散容量によつて形成されている為に、PN接合
の拡散容量以外に半導体基板とエピタキシヤル層
との間に生じる容量が対接地容量に含まれること
になり、この容量がＡ／Ｄ変換器の精度を悪くす
る原因となつていた。又、電荷分配用のコンデン
サとして、コンデンサが二個並列接続されてお
り、夫々の一端が接地されている為に高速動作を
行うのに極めて支障となる欠点があり、改善の余
地があつた。更に、重み付け用のコンデンサとし
て、Ｎビツトの変換器には、Ｎ＋１個の高精度の
コンデンサを必要とする。
は、電荷分配用のコンデンサが二個並列に接続さ
れており、通常このコンデンサはPN接合による
拡散容量によつて形成されている為に、PN接合
の拡散容量以外に半導体基板とエピタキシヤル層
との間に生じる容量が対接地容量に含まれること
になり、この容量がＡ／Ｄ変換器の精度を悪くす
る原因となつていた。又、電荷分配用のコンデン
サとして、コンデンサが二個並列接続されてお
り、夫々の一端が接地されている為に高速動作を
行うのに極めて支障となる欠点があり、改善の余
地があつた。更に、重み付け用のコンデンサとし
て、Ｎビツトの変換器には、Ｎ＋１個の高精度の
コンデンサを必要とする。
本発明は、上述の如き問題点に鑑みなされたも
ので、その主な目的は、簡便な構成からなる遂次
比較型Ａ／Ｄ変換器を提供するものである。
ので、その主な目的は、簡便な構成からなる遂次
比較型Ａ／Ｄ変換器を提供するものである。
本発明の他の目的は、高速動作を可能にした遂
次比較型Ａ／Ｄ変換器を提供するものである。
次比較型Ａ／Ｄ変換器を提供するものである。
本発明の更に他の目的は、精度の良いＡ／Ｄ変
換をなし得る遂次比較型Ａ／Ｄ変換器を提供する
ものである。
換をなし得る遂次比較型Ａ／Ｄ変換器を提供する
ものである。
以下、本発明の遂次比較型Ａ／Ｄ変換器につい
て第１図の一実施例に基づき説明する。
て第１図の一実施例に基づき説明する。
図に於て、演算増幅器１とコンデンサC3から
なる積分器Ａと比較器２を含み、積分器Ａの出力
端子と比較器２の反転入力端子が接続され、基準
電圧源４の負電極がスイツチS1の一端に接続さ
れ、その他端がスイツチS2，S4及びコンデンサ
C1の夫々の一端に接続され、コンデンサC1とス
イツチS4の他端は接地され、スイツチS2の他端に
スイツチS3及びコンデンサC2の一端が接続され、
スイツチS3及びコンデンサC2の他端が演算増幅
器１の反転入力端子に接続される。また、演算増
幅器の反転入力端子と出力端子間にスイツチS5が
接続されている。演算増幅器１の非反転入力端子
は接地されている。比較器２の非反転入力端子５
から入力電圧VXが印加される。端子３はロジツ
ク回路に接続され、入力電圧VXはデジタル変換
される。また、コンデンサC1，C2，C3の電荷容
量は等しく、スイツチS1〜S5はMOSトランジス
タ等の半導体スイツチである。
なる積分器Ａと比較器２を含み、積分器Ａの出力
端子と比較器２の反転入力端子が接続され、基準
電圧源４の負電極がスイツチS1の一端に接続さ
れ、その他端がスイツチS2，S4及びコンデンサ
C1の夫々の一端に接続され、コンデンサC1とス
イツチS4の他端は接地され、スイツチS2の他端に
スイツチS3及びコンデンサC2の一端が接続され、
スイツチS3及びコンデンサC2の他端が演算増幅
器１の反転入力端子に接続される。また、演算増
幅器の反転入力端子と出力端子間にスイツチS5が
接続されている。演算増幅器１の非反転入力端子
は接地されている。比較器２の非反転入力端子５
から入力電圧VXが印加される。端子３はロジツ
ク回路に接続され、入力電圧VXはデジタル変換
される。また、コンデンサC1，C2，C3の電荷容
量は等しく、スイツチS1〜S5はMOSトランジス
タ等の半導体スイツチである。
以下、その実施例に基づき動作について説明す
る。
る。
先ず、スイツチS1，S3，S5をオン状態とし、コ
ンデンサC1に基準電圧源４から基準電圧−VRを
印加し、充電する。コンデンサC1の端子間電圧
VC1は−VRである（VC1＝−VR）。コンデンサC2，
C3の端子間電圧VC2，VC3は零である（VC2＝VC3
＝０）。また、積分器Ａの出力電圧V0も零とな
る。
ンデンサC1に基準電圧源４から基準電圧−VRを
印加し、充電する。コンデンサC1の端子間電圧
VC1は−VRである（VC1＝−VR）。コンデンサC2，
C3の端子間電圧VC2，VC3は零である（VC2＝VC3
＝０）。また、積分器Ａの出力電圧V0も零とな
る。
次に、上記の状態からS1，S3，S5をオフにして
からスイツチS2をオンにすると、コンデンサC1
の電荷（＝C1・VR）はコンデンサC2に分配され
る。即ち、C1・VR＝（C1＋C2）VCよりV′C1＝VC2
＝C1／C1＋C2VRとなる。また、コンデンサC2の電荷 はそのままコンデンサC3にも転送されるので
C2・VC1＝C3VC3より、C1／C1＋C2・C2／C3VRとなる。
からスイツチS2をオンにすると、コンデンサC1
の電荷（＝C1・VR）はコンデンサC2に分配され
る。即ち、C1・VR＝（C1＋C2）VCよりV′C1＝VC2
＝C1／C1＋C2VRとなる。また、コンデンサC2の電荷 はそのままコンデンサC3にも転送されるので
C2・VC1＝C3VC3より、C1／C1＋C2・C2／C3VRとなる。
このとき、積分器Ａの出力電圧V0は
V0＝C1／C1＋C2・C2／C3・VR＝１／２VR ……(1)
となる。
(1)式に示す出力電圧V0と比較器２の非反転型
入力端子に入力される入力電圧VXとを比較器２
によつて弁別する。出力電圧V0がVX＞V0のとき
は、スイツチS2をオフにしてからスイツチS4をオ
ンにしてコンデンサC1の電荷を放電させる。そ
の後スイツチS4をオフにしてからスイツチS2をオ
ンにすると、コンデンサC2の電荷はコンデンサ
C1に分配されてコンデンサC1の端子間電圧VC1と
コンデンサC2の端子間電圧VC2のの関係は、VC1
＝VC2＝１／４VRとなり、積分器Ａの出力電圧はV0 ＝１／２VR＋１／４VR＝３／４VRとなる。また、VX＜V0 のときは、スイツチS2をオフにしてから、スイツ
チS3をオンにして、コンデンサC2の電荷を放電
させる。その後、スイツチS3をオフにしてからス
イツチS2をオンにすると、コンデンサC1の電荷
はコンデンサC2に分配されて、コンデンサC1，
C2の電荷は次式のようになる。
入力端子に入力される入力電圧VXとを比較器２
によつて弁別する。出力電圧V0がVX＞V0のとき
は、スイツチS2をオフにしてからスイツチS4をオ
ンにしてコンデンサC1の電荷を放電させる。そ
の後スイツチS4をオフにしてからスイツチS2をオ
ンにすると、コンデンサC2の電荷はコンデンサ
C1に分配されてコンデンサC1の端子間電圧VC1と
コンデンサC2の端子間電圧VC2のの関係は、VC1
＝VC2＝１／４VRとなり、積分器Ａの出力電圧はV0 ＝１／２VR＋１／４VR＝３／４VRとなる。また、VX＜V0 のときは、スイツチS2をオフにしてから、スイツ
チS3をオンにして、コンデンサC2の電荷を放電
させる。その後、スイツチS3をオフにしてからス
イツチS2をオンにすると、コンデンサC1の電荷
はコンデンサC2に分配されて、コンデンサC1，
C2の電荷は次式のようになる。
VC1＝VC2＝１／４VR
また、出力電圧V0は
V0＝１／２VR−１／４VR＝１／４VRとなる。
このように、入力電圧VXと出力電圧V0との大
小により、上記の操作を繰り返し、Ａ／Ｄ変換を
行う。
小により、上記の操作を繰り返し、Ａ／Ｄ変換を
行う。
本発明の遂次比較型Ａ／Ｄ変換器はスイツチS1
〜S5を操作することにより、コンデンサに充電さ
れる電荷を操作し、遂次、入力電圧をデジタル変
化する方式である。上述の如く、コンデンサの充
放電によつてＡ／Ｄ変換する方式であるので
MOSトランジスタの製造工程で容易にコンデン
サを形成できるので、半導体スイツチとコンデン
サを同一基板に構成でき集積回路化に極めて効果
的なものである。
〜S5を操作することにより、コンデンサに充電さ
れる電荷を操作し、遂次、入力電圧をデジタル変
化する方式である。上述の如く、コンデンサの充
放電によつてＡ／Ｄ変換する方式であるので
MOSトランジスタの製造工程で容易にコンデン
サを形成できるので、半導体スイツチとコンデン
サを同一基板に構成でき集積回路化に極めて効果
的なものである。
また、回路上の特徴として、コンデンサC1の
一端は接地され、また、コンデンサC2，C3の一
端は演算増幅器１の反転入力端子に接続されてお
り、等価的に接地されているので、接地容量によ
る変換誤差が発生しない特徴を有している。
一端は接地され、また、コンデンサC2，C3の一
端は演算増幅器１の反転入力端子に接続されてお
り、等価的に接地されているので、接地容量によ
る変換誤差が発生しない特徴を有している。
従つて、Ａ／Ｄ変換の誤差が少なくできる効果
があり、且つ並列接続される電荷分配用のコンデ
ンサが一個で良い為に高速で作動させることが可
能となり、極めて効果的な遂次比較型Ａ／Ｄ変換
器を提供することが可能である。
があり、且つ並列接続される電荷分配用のコンデ
ンサが一個で良い為に高速で作動させることが可
能となり、極めて効果的な遂次比較型Ａ／Ｄ変換
器を提供することが可能である。
第１図は本発明に係る遂次比較型Ａ／Ｄ変換器
の一実施例である。 Ａ：積分器、１：演算増幅器、２：比較器。
の一実施例である。 Ａ：積分器、１：演算増幅器、２：比較器。
Claims (1)
- １ 第１のコンデンサと演算増幅器からなる積分
器と比較器を含み、該比較器の非反転入力端子に
アナログ入力電圧が印加され、該比較器の反転入
力端子に該積分器の出力端子が接続されてなる遂
次比較型Ａ／Ｄ変換器であつて、電荷分配型の基
準電圧発生回路を構成する該積分器が、第１の基
準電圧源の負の電極に第１のスイツチが接続さ
れ、第１のスイツチの他端に第２のスイツチと第
３のスイツチ及び第２のコンデンサが接続され、
該第３のスイツチと該第２のコンデンサの夫々の
他端が接地され、該第２のスイツチの他端に第３
のコンデンサと第４のスイツチが接続され、第３
のコンデンサと第４のスイツチの他端が該演算増
幅器の反転入力端子に接続され、該演算増幅器の
反転入力端子と出力端子間に第５のスイツチが接
続されて構成され、これらのスイツチが該比較器
の出力に基づいて制御されることにより、該比較
器の非反転入力端子に印加されるアナログ入力電
圧のレベルに応じたデジタル出力を得ることを特
徴とする遂次比較型Ａ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028781A JPS5812424A (ja) | 1981-07-15 | 1981-07-15 | 逐次比較型ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11028781A JPS5812424A (ja) | 1981-07-15 | 1981-07-15 | 逐次比較型ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5812424A JPS5812424A (ja) | 1983-01-24 |
| JPS6322647B2 true JPS6322647B2 (ja) | 1988-05-12 |
Family
ID=14531867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11028781A Granted JPS5812424A (ja) | 1981-07-15 | 1981-07-15 | 逐次比較型ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520656A (ja) * | 1991-07-10 | 1993-01-29 | Teac Corp | 磁気ヘツド |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3444563A1 (de) * | 1984-12-06 | 1986-06-19 | Lehnhoff Hartstahl GmbH & Co, 7570 Baden-Baden | Baggerzahn-anordnung |
| JP2002043942A (ja) | 2000-07-24 | 2002-02-08 | Mitsubishi Electric Corp | Ａ／ｄ変換器 |
| CN102103212B (zh) * | 2009-12-18 | 2015-05-06 | Ge医疗系统环球技术有限公司 | 模数转换方法和x射线图像探测器及x光机 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2440121B1 (fr) * | 1978-10-27 | 1985-06-28 | Labo Cent Telecommunicat | Convertisseur analogique-numerique |
| JPS55143829A (en) * | 1979-04-26 | 1980-11-10 | Nec Corp | Digital-analogue converter |
-
1981
- 1981-07-15 JP JP11028781A patent/JPS5812424A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520656A (ja) * | 1991-07-10 | 1993-01-29 | Teac Corp | 磁気ヘツド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5812424A (ja) | 1983-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4077035A (en) | Two-stage weighted capacitor circuit for analog-to-digital and digital-to-analog converters | |
| US6509860B2 (en) | Analog switch circuit | |
| EP0075441B1 (en) | Voltage dividing circuit | |
| CA1279932C (en) | High resolution pipelined digital-to-analog converter | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| JPH0566774B2 (ja) | ||
| JPS6011854B2 (ja) | ２進的に減少するシ−ケンスの電気信号レベルを発生する装置 | |
| US4114149A (en) | Current comparator for an improved analog-to-digital converter method and apparatus | |
| US11342931B2 (en) | Reference voltage controlling circuit and analog-to-digital converter | |
| US5719576A (en) | Capacitor array digital/analog converter with compensation array for stray capacitance | |
| US5467089A (en) | Capacitor array digital/analog converter with compensation array for stray capacitance | |
| US4325055A (en) | Analog-to-digital converter | |
| Ginetti et al. | A 1.5 Ms/s 8-bit pipelined RSD A/D converter | |
| US4517551A (en) | Digital to analog converter circuit | |
| JP2000031824A (ja) | Ａ／ｄコンバータ用オフセットキャンセルコンパレータ | |
| US4307382A (en) | Analog-to-digital converter making use of a charge-transfer device | |
| JP3331081B2 (ja) | サブレンジング型ａ／ｄ変換器 | |
| JP2548187B2 (ja) | アナログ・デジタル変換器 | |
| JP2978527B6 (ja) | アナログ集積回路 | |
| JPH0575464A (ja) | Ａ／ｄ変換回路 | |
| JP2978527B2 (ja) | アナログ集積回路 | |
| JPH02309819A (ja) | Ａ／ｄ変換回路 | |
| JPH0666640B2 (ja) | スイツチ制御回路 | |
| JPS6337718A (ja) | アナログ／デジタル変換器 | |
| JPS63310220A (ja) | 電気回路 |