JPS5847661B2 - 波形記憶装置 - Google Patents

Description

【発明の詳細な説明】 本発明は波形記憶装置、特に波形の包絡線即ち最大信号
偏差を検出表示し得るデジタル装置に関する。

従来種々のデジタルオシロスコープが提案されているが
、これらはいずれも波形の時間軸に沿って等間隔に振幅
サンプルを得た後このサンプルをデジタルデータに変換
して記憶して所望時に表示する振幅対時間波形の記録を
行なうものであった。

この波形記憶装置は、典型的には完全な１スクリーン幅
、即ち１フレームの情報を記憶できるものである。

しかし記憶容量には限界があるので、サンプリング速度
、変換速度或は時間軸掃引速度に無関係にある有限のサ
ンプルが得られるに過ぎない。

例えばＩＫ（１０２４ビット）のメモリを用いてサンプ
ル当り４ビットのデータであれば、２５６個のサンプル
でメモリは一杯になる。

サンプル間の時間間隔についていえば、１目盛当り１ｍ
ｓの掃引速度の場合、１フレームを１０目盛とすると１
つのサンプルをとった後次のサンプルをとる迄に約４０
μｓの時間経過がある。

例えば４Ｋメモリで８ビットの分解能を有する高級且つ
高価な波形記憶装置を使用しても、■フレーム当り僅か
５１２サンプルが得られるに過ぎない。

このことは、この手法で記憶した１フレームの情報はか
なりの制限があり、サンプル間に生起する情報は記録さ
れないので記録波形の解釈に当って時として誤解を生じ
、また誤差を含んでいることがある。

長時間のフレームにわたり、高周波信号を記録したり、
波形の包絡線を記録したり、又は全体波形は低周波であ
って１０秒のフレーム中に１μｓの幅のスパイクを有す
る如き波形の極めて狭い過渡現象を検出したい場合があ
る（最後の例の場合には使用可能なメモリ容量の約２５
００倍である１４万語のメモリが必要となる）。

従来このような情報はアナログ型のオシロスコープ或は
二定電位型陰極線管スクリーン上に蓄積してはじめて観
測することができた。

従って、本発明の目的は、波形の最大信号偏差を検出し
記憶することができる波形記憶装置を提供することであ
る。

本発明の他の目的は、波形の包絡線を検出し記憶できる
新規な波形記憶装置を提供することである。

本発明の更に他の目的は、記録クロツク周波数や使用で
きるメモリ容量に無関係にデータ取込み回路（サンプリ
ング回路）を最高変換速度で動作することが可能な波形
記憶装置を提供することである。

本発明の付加的な目的は、遅いサンプリング速度を選択
した場合にも、振幅の分解能を失うことなく長時間フレ
ームがデジタル的に取込める波形記憶装置を提供するこ
とである。

本発明の別の目的は、入力データのアライアシンダ（ａ
ｌｉａｓｉｎｇ ）が容易に検出できる新規な波形記憶
装置を提供することである。

本発明の更に別の目的は、増幅器のドリフトの如き極め
て緩慢な変化が記録できる波形記憶装置を提供すること
である。

本発明のこれら及び他の目的並びに作用効果は、本発明
の好適実施例を示す添付図を参照して行なう後述の説明
から当業者には容易に理解できよう。

本発明によると、波形の最大偏差即ち波形の包絡線が表
示できる波形記憶装置が得られる。

夫々２５６又は５１２アドレスを有するＩＫ又は４Ｋメ
モリの如き有限のメモリ容量が従来波形記憶装置には内
蔵されている。

記録クロツクを用いてこれら各アドレスに波形の時間軸
に沿って等間隔に波形データをクロツクし、その周波数
は各フレーム毎に同数のサンプルが得られるよう時間軸
掃弓速度に依り変わる。

サンプリングクロツクは一定周波数（速度）でアナログ
・デジタル変換器（ＡＤＣ）を作動させ、その速度は記
録クロツクの最高速度と同一又はそれ以上である。

取込んだデータは記録クロツクパルス周期中前に取込ん
だデータと連続的に比較され、それにより得た最大及び
最小振幅を保持しその他のデータはすべて廃棄する。

記録クロツクパルスが発生すると、この期間中に得た最
大及び最小信号振幅値をメモリにクロツクし、次の新ら
しいサイクルが開始する。

従って、１つのフレームの取込みの最後には、波形の各
記録クロツク周期中の最大値と最小値とがメモリ内に記
憶されることになる。

反復的波形の包絡線も各周期中に取込んだ最大及び最小
信号を前回のフレーム中に取込まれた既にメモリ内に記
憶されたデータと比較し、次いで新らしい最小値及び最
大値を記憶することにより記録することができる。

以下本発明を添付図を参照して詳細に説明する。

先ず第１図のブロック図を参照する。

アナログ信号は入力端子１０を介してデジタル変換手段
であるＡＤＣ１２に印加され、そのアナログ信号の瞬時
値をサンプリング・クロツク１４で決まる周期でデジタ
ル・データに変換し、このｎビットのデジタル・データ
を一連のデータ線１６に出力する。

同時にこのデジタル・データはラツチ２０に蓄積した前
回に取込んだ２個のデータと比較される。

このラツチ２０の２個の蓄積データは勿論前回の最大値
及び最小値である。

若しこの新らしいデータが先に蓄積した最大値より大き
いか、又は最小値より小さければ、比較器１８は夫々線
２２又は２４に信号を出して制御ロジック回路３０に対
して新らしい値が検出されたことを通知する。

制御ロジック回路３０はストローブ信号を線３２又は３
４に出して新らしい最大値又は最小値をランチ２０に入
れる。

このサイクルをサンプリング・クロツク１４に同期して
反復し、新らしい最大値又は最小値を検出する毎にラツ
チ２０を更新する。

このサンプリング・クロツク信号の派生信号を線３６を
介して制御ロジック回路３０に出してアナログ・デジタ
ル変換の完了を知らせる。

よって、比較器１８、ラツチ２０及び制御ロジック回路
３０は最大値及び最小値検出手段を構戒する。

記録クロツク４０はクロツク・パルスを発生してアドレ
スカウンタ４２を駆動しメモリ４４のアドレスを選択し
ラッチ２０に蓄積している最大値及び最小値を蓄積する
。

記録クロツク・パルスはまた制御ロジック回路３０にも
加えてランチ２０をリセットし、新らしいタイミング期
間を開始する。

波形メモリ４４は例えば２５６、５１２又は１０２４個
の有限のアドレス可能記憶位置を有し、１フレーム期間
中順次最大値及び最小値の両方を記憶する。

記録クロツク４０は時間軸掃引速度に合わせてスケール
し、メモリ４４の各アドレスがすべて選択されるように
１フレーム中の最適クロツク・パルス数を選択する。

よって、記録クロツク４０は各掃引速度に対して正しい
数のクロツク・パルスが印加されるように数種のクロツ
ク周期で動作し得る。

関連時間軸回路からのスケール情報は、端子４６から供
給され、記録クロツク４０の記録速度を確立する。

この記録クロツク４０は典型的には水晶制御クロック信
号発生器を含み正確な基準クロツク信号を発生し、また
所望のカウント・ダウン回路を含み記録クロツク出力の
正しいスケーリングを行なう。

制御ロジック回路３０は比較器１８とラツチ２０とを協
調動作させて入力波形の最大値と最小値を検出する。

上述したクロツク信号に加えて制御ロジク回路３０は他
の入力によっても制御される。

フロントパネルのモードスイッチ５０により絶対又は相
対最大又は最小値いずれか、又は相対正・負極性の最大
及び最小値を含む種々の動作モードの選択が可能である
。

ここで絶対とは極性に関係なく大きい又は小さい絶対値
である。

この点に関し、いずれかのラツチ２０の出力の最上位桁
出力を線５２を介して制御ロジック回路３０に供給して
極性を表示してもよい。

接地間の押釦スイッチ５４は制御ロジック・ラッチ及び
比較回路をリセットして新らしい波形の記録を可能にす
る。

端子５６から制御ロジック回路３０にエネーフンレ・デ
イスエーブル信号を加えてもよい。

例えばエネーブル信号としては関連時間軸回路の掃引ゲ
ート信号を使用してもよい。

また、若しこのデジタルオシロスコープがノーマル動作
モードを有するときは、ノーマル動作時には最大及び最
小検出回路をデイスエーブルするのが好ましい。

第２図はサンプリング・クロツク及び記録クロツク信号
間の時間関係並びに入力及び記録波形の時間関係を示す
タイムチャートである。

サンプル・クロツク１４は５■ｈの一定周期、−即ち２
００ｎｓ毎に各サンプル・クロツク・パルスを発生して
もよい。

記録クロツク４０は２． ５ ＭＨ ｚ 乃至１０Ｈｚ
（ ４００ｎｓ乃至１００ｍｓ）の所望スケール・ク
ロック周期であってもよい。

本例では、掃引速度は１目盛当りｌｍｓ（掃引時間は１
０ｍｓ）にセットし、記録クロツク・パルスは２０μＳ
毎に発生し１フレーム当り５１２データ点が蓄積される
ようにしている。

この条件下では、各記録クロツク・パルス毎に１００個
のサンプリング・クロツクパルスが発生し、波形中の変
動は一層容易に検出できる。

高速過渡信号、即ちグリツチが生起している期間Ｊｔを
考えよう。

通常の波形サンプリングではこのグリツチは全く検出で
きないであろうが、本発明の波形記憶装置によるとＡｔ
の期間中である記録クロツクパルス２周期にわたり最大
値及び最小値が検出され、この記録クロツクエッジで蓄
積される。

第２図の入力及び蓄積波形の比較により、各記録クロツ
ク区間の最大値及び最小値が検出され蓄積されることが
判る。

サンプリング・クロック周期は固定であるので、分解能
は掃引速度の減少につれて増加する。

その理由は、記録クロツクの１周期中により多くのサン
プルが評価できる為である。

第３図は本発明による波形記憶装置に使用する最大値及
び最小値検出回路の一実施例の詳細ブロック図である。

この回路は７４−シリーズＩＣの如きＴＴＬ論理素子を
使用している。

８ビット並列データの量子化信号はＡＤＣ１２からデー
タバツファ６０に入力する。

このデータの到達と略々同時にサンプリング・クロツク
エッジがデータパツファ６０に入り、データをラッチす
る。

バツファ６０のデータ出力は最小値保持バツファ６２、
最大値保持バツファ６４、最小値比較器６６及び最大値
比較器６８にて利用される。

これら３個のバツファ６０，６２及び６４は７４８３７
４型ＩＣラッチであるを可とする。

比較器６６及び６８は夫々８ビット比較器を構威すべく
２個の４ビット比較器７４ＬＳ８５より構威し得る。

制御ロジック回路３０は、タイミング制御回路７０、３
個のクロツク歩進Ｄ型フリツプ・フロツプＦＦ７１，７
４及び７６並びにＡＮＤゲート８０より成る。

タイミング制御回路７０は２個の４線−１線データセレ
クタ／マルチプレクサ７４８１５３であるのが好ましい
。

制御ロジック回路への入力はサンプル・クロツク、記録
クロツク、エネーブル及びリセット信号及び最小（ＭＩ
Ｎ）及び最大（ＭＡＸ）パルスである。

制御ロジック回路からの出力はデータバツファ６０のデ
ータストローブ入力へのサンプルクロツク、タイミング
制御回路７０のＹ出力から夫々ＭＩＮ及びＭＡＸ保持バ
ツファ６２のデータストローブ入力へのタイミング・ス
トローブである。

ＦＦ７６は記録クロツク信号を１／２にカウントダウン
する。

ＦＦ７２及び７４は相互接続してタイミング制御回路７
０のＡエネーブル線を制御するステートマシーンを構戒
する。

第３図の回路全体の動作は包絡線モード時次のとおりで
ある。

波形取込みサイクルを開始するには、エネーブル線を「
高」レベルにセットし、リセット線を「低」レベルとす
る。

そこでＦＦ７６のＱ出力は「高」レベルとなりＦＦ７４
をトリガしてそのＱ出力を「高」レベルにする。

この動作の結果、タイミング制御回路７０のＡ及びＢエ
ネーブル入力は共に「高」レベルとなり、ＡＮＤゲ゛一
ト３０からの負のクロツクエッジでＹ出力への両データ
人力３を論理「高」レベルとし、ＭＩＮ及びＭＡＸ保持
パツファ６２及び６４を夫々ストローブしてデータバツ
ファ６０からのラツチデータにこれらバツファを初期値
化するようになす。

次に正のクロツクエッジが来ると、次の動作が起る。

ＡＮＤゲート８０の出力は「高」となりストロープ信号
を終了させ、回路７０の両Ｙ出力を「低」にする。

ＡＤＣからの新らしいデータをデータバツファ６０にラ
ッチする。

ＦＦ７２のＱ出力は「低」レベルとなり、ＦＦ７４をリ
セットし、その出力即ちタイミング制御回路７０のＡエ
ネーブル線は「低」となる。

勿論、回路７０のＢエネーブル線は全取込み期間中「高
」レベルにとどまるものと仮定する。

データバツファ６０内の新らしいデータはバツファ６２
及び６４内に予め蓄積した初期データと比較され、若し
新らしいデータが蓄積値以下であれば比較器６６の出力
は「高」レベルとなりタイミング制御回路７０のＭＩＮ
部のデータ人力２にそのレベルを供給する。

若し新らしいデータが蓄積データより大きければ比較器
６８がタイミング制御回路７０のＭＡＸ部のデータ入力
に論理「高」レベルを供給する。

サンプル・クロツクの低レベルの半周期中、タイミング
制御回路７０はＡＮＤゲート８０の出力にストロープさ
れ、データ人力２のいずれが論理「高」レベルの方を介
して対応するＹ出力に通過させ、ＭＩＮ又はＭＡＸ保持
バツファをストロープしてそこに新らしいデータをラッ
チする。

この動作は記録クロツク期間中サンプリング・クロツク
の１周期毎に反復する。

この特定の回路にあっては、記録クロツクを１／２にカ
ウントダウンして、リセット後の次の記録クロツク信号
は単にＦＦ７６をＱ出力が「高」、Ｑ出力が「低」であ
る初期状態に戻すようになす。

第２記録クロツクの正のエッジを受けると、記録クロツ
ク・パルスの２周期中に検出した最小及び最大波形値を
メモリに蓄積する。

ＦＦｒ６のＱ出力は正となり、この信号はアドレスカウ
ンクに供給し関連する最小及び最大メモリの所定アドレ
ス選択する。

ＦＦ７６のＱ出力が「高」レベルであると、ステートマ
シーンＦＦ７４を作動させ、タイミング制御回路７０の
Ａエネーブル入力に論理「高」レベルを加え、ＡＮＤゲ
ート８０を介して加えたサンプリング・クロツク信号の
次の負の半サイクル中にＭＩＮ及びＭＡＸ保持バツファ
６２及び６４の双方が同時にストローブされ、再び初期
値化され記録クロツクの２サイクル中の新らしい包絡線
検出が開始する。

前記サイクルが反復される限りデータ取込みは継続し、
メモリが満たされると停止する。

この時点で、タイミング制御回路７０の入力Ｂからエネ
ーブル信号がなくなり、データ取込動作が完了したので
更に動作をすることを阻止する。

前述した包絡線検出モードに加えて、第３図の回路は勿
論通常のデジタルオシロスコープとして動作することも
できる。

その場合には、タイミング制御回路７０はマルチプレク
サとして動作し、ＦＦ７６を介して両データ入力に印加
した記録クロツク信号に応じて保持バツファ６２及び６
４を交互にストローブする。

これにより両保持バツファを常時最も効率的に使用する
ことができる。

尚、上述の説明は本発明の好適一実施例について説明し
たものであるが、当業者には必要に応じて種々の変形、
変更がなし得ることが理解されよう。

サンプリング・クロック周期に対して記録クロツク周期
は２倍以上の所望値でよい。

記録クロツク周期中の多数のサンプリング・クロツク期
間中のデータ中最大値及び最小値が検出蓄積され、しか
もサンプリング・クロツク周期は選択された記録クロツ
ク周期に拘らず常に装置の最高値であるので、最高の波
形分解能が維持できるという特徴を有する。

本発明の斯る特徴ないし作用効果を利用する限り、いか
なる変更変形も本発明の技術的範囲に属するものである
。

【図面の簡単な説明】

第１図は本発明の波形記憶装置の一実施例のブロック図
、第２図は本発明の波形記憶装置の動作の説明図、第３
図は本発明の波形記憶装置の要部の一実施例の詳細ブロ
ック図を示す。 １２はデジタル変換手段、４４は記憶手段、１８，２０
は最大値、最小値検出手段を示す。

Claims (1)

1. 【特許請求の範囲】 １ 人力信号を第１速度でサンプリングしてデジタル変
   換するデジタル変換手段と、上記第１速度以下の第２速
   度でデジタルデータを記憶する記憶手段と、該記憶手段
   の記憶周期中の上記デジタル変換手段からのデジタルデ
   ータの最小及び最大値を検出し上記記１意手段へのデジ
   タルデータとして供給する最小及び最大値検出手段とを
   具える波形記憶装置。 ２ 人力信号をサンプリングする上記第１速度として上
   記記憶手段の記憶周期に関係なく略々上記デジタル変換
   手段の最高変換速度となすことを特徴とする特許請求の
   範囲第１項記載の波形記憶装置。