JPS5847854B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5847854B2 JPS5847854B2 JP56024303A JP2430381A JPS5847854B2 JP S5847854 B2 JPS5847854 B2 JP S5847854B2 JP 56024303 A JP56024303 A JP 56024303A JP 2430381 A JP2430381 A JP 2430381A JP S5847854 B2 JPS5847854 B2 JP S5847854B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- film
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特にその半導体装置は基板
とアルミニウムとの間に高融点金属膜を介在させた高周
波用トランジスタ（またはＩＣ）を対象とする。
とアルミニウムとの間に高融点金属膜を介在させた高周
波用トランジスタ（またはＩＣ）を対象とする。
一般に高周波用のトランジスタまたはＩＣでは通常、不
純物の拡散層は非常に浅く、０．３μ以下に形成される
。
純物の拡散層は非常に浅く、０．３μ以下に形成される
。
このような浅い拡散層を用いた場合に、通常のアルミニ
ウムを用いて電極配線を形戒すると、素子の製造工程中
の温度上昇によりアルミニウムとシリコンとが相互に拡
散し、浅いベース・エミツタ接合を短絡する問題かある
。
ウムを用いて電極配線を形戒すると、素子の製造工程中
の温度上昇によりアルミニウムとシリコンとが相互に拡
散し、浅いベース・エミツタ接合を短絡する問題かある
。
そこで上記のような相互拡散を防止する必要かあり、そ
の手段としてアルミニウム蒸着膜とシリコン基体との間
にモリブデン、チタンあるいはクロム等の高融点金属膜
を介在させることか行われている。
の手段としてアルミニウム蒸着膜とシリコン基体との間
にモリブデン、チタンあるいはクロム等の高融点金属膜
を介在させることか行われている。
上記のチタンおよびクロムはアルミニウムと低温、例え
ば４００〜４５０℃で反応し、金属間化合物を形或する
ので、配線の導体抵抗か増加する。
ば４００〜４５０℃で反応し、金属間化合物を形或する
ので、配線の導体抵抗か増加する。
このため、この温度でアルミニウムと反応しないモリブ
デンを使用する。
デンを使用する。
しかしながら、上記したアルミニウムとモリブデンとの
重ね膜により配線を形威し、配線の一部をボンデイング
パッド（外部接続部）として、ここに超音波ポンデイン
グによりアルミニウム線ヲ接続しようとすると、基板の
表面絶縁膜とモリブデンとの間でパッド部分か剥雛し、
ボンデイング不良を発生した。
重ね膜により配線を形威し、配線の一部をボンデイング
パッド（外部接続部）として、ここに超音波ポンデイン
グによりアルミニウム線ヲ接続しようとすると、基板の
表面絶縁膜とモリブデンとの間でパッド部分か剥雛し、
ボンデイング不良を発生した。
このようなギンデイング不良のあることは、特にペレッ
ト当りのポンデイング数の多いＩＣ，ＬＳＩ等において
は大きな問題となった。
ト当りのポンデイング数の多いＩＣ，ＬＳＩ等において
は大きな問題となった。
かかるパッド部分の剥離の原因について調査した結果、
モリブデンと絶縁膜の主体であるシリコン酸化物との接
着強度が小さいために、超音波ボンデイングの際に作用
する太きなせん断力により一層剥かれやすくなることか
明らかにされた。
モリブデンと絶縁膜の主体であるシリコン酸化物との接
着強度が小さいために、超音波ボンデイングの際に作用
する太きなせん断力により一層剥かれやすくなることか
明らかにされた。
そこで本発明はホンデイングパッドの都分を配線と異な
らせることにより、接着強度を向上させたものである。
らせることにより、接着強度を向上させたものである。
したがって本発明の目的は半導体装置において配線材料
を使ったボンデイングパッドの基板への接着強度を向上
させることである。
を使ったボンデイングパッドの基板への接着強度を向上
させることである。
以下、本発明を実施例にそって具体的に説明する。
実施例
第１図は本発明をＩＣの一層配線の製造工程に適用した
場合の例である。
場合の例である。
（ａ） 公知の方法によりＳｉ（シリコン）基体１上
にトランジスタのベース領域２、エミツタ領域３を形成
し基体表面の熱酸化またはＣＶＤ（気相化学反応）法に
よるＳｉＯ２膜４を形成し、エミツタ領域に対し上記Ｓ
ｉＯ２膜にコンタクト用穴５をあける。
にトランジスタのベース領域２、エミツタ領域３を形成
し基体表面の熱酸化またはＣＶＤ（気相化学反応）法に
よるＳｉＯ２膜４を形成し、エミツタ領域に対し上記Ｓ
ｉＯ２膜にコンタクト用穴５をあける。
（ｂ） 上記Ｓｉ基体に通常の真空蒸着法により白金
（Ｐｔ）を堆積する。
（Ｐｔ）を堆積する。
その後４００℃程度で数分加熱しＳｉとの低抵抗オーミ
ツクコンタクト層としてＰｔ−Ｓｉ（白金シリサイド）
層６を形成する。
ツクコンタクト層としてＰｔ−Ｓｉ（白金シリサイド）
層６を形成する。
なお、ＳｉＯ２膜４の表面のＰｔはエッチングにより取
り除く。
り除く。
（ｃ） 次に通常のスビックリング装置で全面にＭｏ
をスパッタリングし約１ ０００人の厚さＭｏ膜７を堆
積する。
をスパッタリングし約１ ０００人の厚さＭｏ膜７を堆
積する。
このＭｏ膜７を形戒する理由は、Ｐｔ−Ｓｉ層６に直接
Ａｌ膜を形或するとＰｔ−Ｓｉ層６中のＳｉとそのＡｌ
とが相互拡散するという問題を解決するためである。
Ａｌ膜を形或するとＰｔ−Ｓｉ層６中のＳｉとそのＡｌ
とが相互拡散するという問題を解決するためである。
（ｄ） Ｓｉ基板１上にＳｉＯ２膜４、Ｍｏ膜７が形
成されたものの上にＡｌを全面に蒸着し、約６０００〜
７０００人の厚さにＡｌ膜９を形成する。
成されたものの上にＡｌを全面に蒸着し、約６０００〜
７０００人の厚さにＡｌ膜９を形成する。
（ｅ） ホトエッチングにより第１層の配線パターン
を形成する。
を形成する。
この際にボンデイングパッドは形成せず、パッドとの接
続部分までの配線を形成する。
続部分までの配線を形成する。
すなわち、Ｍｏ膜７とＡｌ膜９との重ね膜を同時パター
ンニングして第１層配線層を形成する。
ンニングして第１層配線層を形成する。
（０ 層間絶縁膜、たとえはＣＶＤ法によるＳｉＯ２膜
１０を６０００〜７０００人の厚さに形成する。
１０を６０００〜７０００人の厚さに形成する。
（ｇ） 層間絶縁膜にホトエッチングによりコンタク
トホール（スルーホール）１１．１０ａを形成する。
トホール（スルーホール）１１．１０ａを形成する。
このスルーホールは後からこの上に形成するボンデイン
グバツド用のＡ／の下層かＳｉＯ２と十分に接触するよ
うに形或する。
グバツド用のＡ／の下層かＳｉＯ２と十分に接触するよ
うに形或する。
（ｈ） 全面にＡｌを蒸着、１〜１．５μのＡｌ膜１
２を形成する。
２を形成する。
（ｉ） ホトエッチングにより第２層配線のパターン
１２ａを形成、このとき同時に第２層配線に接続するボ
ンデイングバツド１２ｂも形成される。
１２ａを形成、このとき同時に第２層配線に接続するボ
ンデイングバツド１２ｂも形成される。
以上実施例で説明したごとき本発明によれば下記の理由
でその目的を達成でき、かつその効果もたらし得る。
でその目的を達成でき、かつその効果もたらし得る。
（１）ボンデイングパッド部とＳｉＯ２膜との接合部は
大部分の面積で第２層目のＡｌとＳｉＯ２とが直接に接
続する構造となり、ＡｌとＳｉＯ２とは接着強度が犬で
あるから、このボンデイングバツドにボンデイング線を
接続する際に、超音波ボンテ゛イングにより強い力が作
用してもボンテ゛イング部は剥れることはない。
大部分の面積で第２層目のＡｌとＳｉＯ２とが直接に接
続する構造となり、ＡｌとＳｉＯ２とは接着強度が犬で
あるから、このボンデイングバツドにボンデイング線を
接続する際に、超音波ボンテ゛イングにより強い力が作
用してもボンテ゛イング部は剥れることはない。
また、このボンデイングパッド下の絶縁被膜か特に熱酸
化によって形成したＳｉＯ２である場合、そのＳｉＯ２
はＣＶＤ法によって形成したＳｉＯ２に比べて堅いため
、超音波ボンデイング時のＳｉｎ２へのエネルギー吸収
か少くない。
化によって形成したＳｉＯ２である場合、そのＳｉＯ２
はＣＶＤ法によって形成したＳｉＯ２に比べて堅いため
、超音波ボンデイング時のＳｉｎ２へのエネルギー吸収
か少くない。
それゆえ、ホンデイングパッドに対してボンディング線
は確実に接続される。
は確実に接続される。
（２）従来のＡ１３−Ｍｏ重ね構造ではボンデイングの
数の約１優のパッド剥れによる不良かあったか、本発明
により０．０１％以下に減少した。
数の約１優のパッド剥れによる不良かあったか、本発明
により０．０１％以下に減少した。
（３）本発明の如＜Ｍｏ−Ａ６の第１層配線とＡｌのみ
の第２層配線を用いた２層配線構造のＩＣにおいても、
一般のＡｌ配線ＩＣ”のボンデイングの場合を同じ歩留
りで製造することかできる。
の第２層配線を用いた２層配線構造のＩＣにおいても、
一般のＡｌ配線ＩＣ”のボンデイングの場合を同じ歩留
りで製造することかできる。
前記実施例以外に本発明は下記のような形態で実施がで
きる。
きる。
（１）Ｍｏ膜すなわちＳｉＯ２に対して接着強度の大き
くない高融点金属は少なくとも半導体基体の電極コンタ
クト部を形成し、また、少なくともボンデイングパッド
部とＳｉＯ２との接着強度が十分であるに必要なｋｌと
ＳｉＯ２の接着面積を得る範囲内において形成する。
くない高融点金属は少なくとも半導体基体の電極コンタ
クト部を形成し、また、少なくともボンデイングパッド
部とＳｉＯ２との接着強度が十分であるに必要なｋｌと
ＳｉＯ２の接着面積を得る範囲内において形成する。
電極コンタクト部のホールからボンデイングパッドまで
の配線は抵抗を小さくするためにはＡｌまたはＭｏとＡ
ｌの２層とすることかのぞましく、Ｍｏを単独に用いる
とよいか、抵抗が著しく大きくなり望しくない。
の配線は抵抗を小さくするためにはＡｌまたはＭｏとＡ
ｌの２層とすることかのぞましく、Ｍｏを単独に用いる
とよいか、抵抗が著しく大きくなり望しくない。
この発明はトランジスタ、ＩＣ，ＬＳＩ等のごとき半導
体装置の電極形戒の際にすべて適用でき、特に高周波用
および高速スイッチング用半導体装置への適用は有効で
ある。
体装置の電極形戒の際にすべて適用でき、特に高周波用
および高速スイッチング用半導体装置への適用は有効で
ある。
第１図は本発明を適用した半導体装置の製造工程時の断
面図である。 １・・・・・・Ｓｉ基板、２・・・・・・ベース、３・
・・・・・エミツタ、４・・・・・・ＳｉＯ２膜、５・
・・・・・コンタクト・ホール、６・・・・・・Ｐｔ−
Ｓｉ層、７・・・・・・Ｍｏ膜、９・・・・・・配線（
第１層）用Ａｌ膜、９ａ・・・・・・配線、９ｂ・・・
・・・ホンデイング゛ノくツド、９ｃ・・・・・・接続
部、１０・・・・・・層間絶縁層（ＳｉＯ２）、１０ａ
・・・・・・コンタクトホール、１１・・・・・・スル
ーホール、１２・・・・・・第２層Ａｌ膜、１２ｂ・・
・・・・ボンデイングパツド。
面図である。 １・・・・・・Ｓｉ基板、２・・・・・・ベース、３・
・・・・・エミツタ、４・・・・・・ＳｉＯ２膜、５・
・・・・・コンタクト・ホール、６・・・・・・Ｐｔ−
Ｓｉ層、７・・・・・・Ｍｏ膜、９・・・・・・配線（
第１層）用Ａｌ膜、９ａ・・・・・・配線、９ｂ・・・
・・・ホンデイング゛ノくツド、９ｃ・・・・・・接続
部、１０・・・・・・層間絶縁層（ＳｉＯ２）、１０ａ
・・・・・・コンタクトホール、１１・・・・・・スル
ーホール、１２・・・・・・第２層Ａｌ膜、１２ｂ・・
・・・・ボンデイングパツド。
Claims (1)
- １ 半導体本体の一生面を選択的に露出するように上記
半導体本体の一生面に形成されたシリコン酸化物から戒
る第１の絶縁膜と、上記露出された半導体本体中に形成
され、ＰＮ接合によって区画された半導体領域に対して
電気的に接続さへかつ上記第一の絶縁膜上の一部に延在
する高融点金属の下層とアルミニウムの上層の２層から
或る第１の配線層と、上記第１の配線層の表面の１部を
露出し、その端部を含む他の表面部を覆うように形成さ
れた層間絶縁膜用の第２の絶縁膜と、上記第１の配線層
が形或されていない第１の絶縁膜上の他の部分を覆って
形成されたアルミニウムのボンデイングパツドと、上記
第２の絶縁膜から露出された上記第１の配線層の表面に
電気的に接続され、かつ上記第１の配線層の端部を覆う
第２の絶縁膜上に延在し上記ボンデイングパツドと電気
的に接続されたアルミニウムの第２の配線層と、上記ボ
ンデイングパッドに接続されたボンデイング線とから成
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024303A JPS5847854B2 (ja) | 1981-02-23 | 1981-02-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024303A JPS5847854B2 (ja) | 1981-02-23 | 1981-02-23 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48038735A Division JPS5756211B2 (ja) | 1973-04-06 | 1973-04-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56124246A JPS56124246A (en) | 1981-09-29 |
| JPS5847854B2 true JPS5847854B2 (ja) | 1983-10-25 |
Family
ID=12134401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56024303A Expired JPS5847854B2 (ja) | 1981-02-23 | 1981-02-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847854B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4827496A (ja) * | 1971-08-10 | 1973-04-11 |
-
1981
- 1981-02-23 JP JP56024303A patent/JPS5847854B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56124246A (en) | 1981-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| EP0271110B1 (en) | Semiconductor device comprising an electrode pad | |
| CN100380647C (zh) | 导线结合结构和微电子电路芯片及其连接方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US4310569A (en) | Method of adhesion of passivation layer to gold metalization regions in a semiconductor device | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPS6015150B2 (ja) | 半導体装置の製法 | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JPS5915492B2 (ja) | 半導体装置の製造方法 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPS6218060A (ja) | 半導体装置 | |
| US12205909B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH01268150A (ja) | 半導体装置 | |
| JP2945010B2 (ja) | 半導体装置 | |
| KR20040054097A (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPS61283145A (ja) | 半導体装置及びその製造方法 | |
| JPS6054462A (ja) | 半導体装置 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JPS5929430A (ja) | 半導体装置 | |
| JP3726529B2 (ja) | 半導体装置 | |
| JPH03295242A (ja) | 半導体装置 | |
| JPS5844730A (ja) | 半導体装置の電極・配線 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPS5823451A (ja) | 半導体装置 | |
| JPH0314050Y2 (ja) |