JPS5847859B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5847859B2 JPS5847859B2 JP6531578A JP6531578A JPS5847859B2 JP S5847859 B2 JPS5847859 B2 JP S5847859B2 JP 6531578 A JP6531578 A JP 6531578A JP 6531578 A JP6531578 A JP 6531578A JP S5847859 B2 JPS5847859 B2 JP S5847859B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- conductor
- semiconductor device
- plate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は加圧接触形の半導体装置の製造方法、特に半導
体素子と導電体とを、間に両者の熱膨張差を補償するた
めの熱的補償板を介在させて圧接してなる半導体装置の
製造方法に関するものである。
体素子と導電体とを、間に両者の熱膨張差を補償するた
めの熱的補償板を介在させて圧接してなる半導体装置の
製造方法に関するものである。
〔従来技術〕
従来加圧接触形の半導体装置としては、インバータ、チ
ョツパ装置等に使用されるサイリスクがあるが、電流の
オン・オフの繰返しが激しく、そのために素子と導電体
とを直接圧接した場合、その間に生ずる熱サイクルによ
って素子を構成するシリコン基板等に応力がかかり、つ
いには破壊されるに至るという問題がある。
ョツパ装置等に使用されるサイリスクがあるが、電流の
オン・オフの繰返しが激しく、そのために素子と導電体
とを直接圧接した場合、その間に生ずる熱サイクルによ
って素子を構成するシリコン基板等に応力がかかり、つ
いには破壊されるに至るという問題がある。
すなわち、導電体は一般に素子上の電極と外部との電気
的接続の外、冷却体としての役目を有し、電気および熱
抵抗の小さい材料、例えば銅などにより作られるが、多
くの場合、それらの熱膨張係数はシリコン等の半導体の
それに比較して大きい。
的接続の外、冷却体としての役目を有し、電気および熱
抵抗の小さい材料、例えば銅などにより作られるが、多
くの場合、それらの熱膨張係数はシリコン等の半導体の
それに比較して大きい。
このため、両者の間に半導体素子と近似した熱膨張係数
をもつモリブデン、タングステン等からなる補償板を介
在させることが行なわれている。
をもつモリブデン、タングステン等からなる補償板を介
在させることが行なわれている。
第１図は、従来用いられているこの種の半導体装置を示
すもので、１はサイリスタ素子、２はシリコン基板、３
は支持板、４はろう材、５は陰極、６はゲート電極、７
はゲートリード、８は上述した熱膨張差を補償するため
の陰極補償板、９は絶縁チューブ、１０は陰極導電体、
１１は陽極導電体である。
すもので、１はサイリスタ素子、２はシリコン基板、３
は支持板、４はろう材、５は陰極、６はゲート電極、７
はゲートリード、８は上述した熱膨張差を補償するため
の陰極補償板、９は絶縁チューブ、１０は陰極導電体、
１１は陽極導電体である。
このような半導体装置を製造するためには、まず陽極導
電体１１の中心上にサイリスク素子１を載置し、次に陰
極補償板８がサイリスク素子１のゲート電極６に接触し
ないように気を付けながら上記陰極補償板８をサイリス
ク素子１の陰極電極上にその形状に合せて載置する。
電体１１の中心上にサイリスク素子１を載置し、次に陰
極補償板８がサイリスク素子１のゲート電極６に接触し
ないように気を付けながら上記陰極補償板８をサイリス
ク素子１の陰極電極上にその形状に合せて載置する。
次に例えば円筒形の陰極導電体１０をサイリスク素子１
の中心に合せて、すなわち上記ゲートリード７が上記陰
極導電体１０の中心部の孔内中夫に位置するようにして
陰極補償板８上に載置する。
の中心に合せて、すなわち上記ゲートリード７が上記陰
極導電体１０の中心部の孔内中夫に位置するようにして
陰極補償板８上に載置する。
さらに上記ゲートリード７と陰極導電体１０との接触を
防止するため絶縁チューブ９をかぶせてから、陰極導電
体１０と陽極導電体１１との間に圧力Ｐを加えて両者間
を加圧力による接触のみにより一体的に固定する。
防止するため絶縁チューブ９をかぶせてから、陰極導電
体１０と陽極導電体１１との間に圧力Ｐを加えて両者間
を加圧力による接触のみにより一体的に固定する。
しかしながら、このような従来の方法では、サイリスク
素子１上に陰極補償板８を載置してから、最終的に圧力
Ｐを加えて固定するまでの間の各工程中、あるいは各工
程間において、陰極補償板８はサイリスク素子１上に単
に載っているのみであるから、その間に作業ミスや外部
から機械的衝撃や振動が加わると、陰極５と陰極補償板
８との位置関係に狂いが生じ、陰極５・ゲート電極６間
が陰極補償板８を介して短絡してしまうという問題が生
じやすい。
素子１上に陰極補償板８を載置してから、最終的に圧力
Ｐを加えて固定するまでの間の各工程中、あるいは各工
程間において、陰極補償板８はサイリスク素子１上に単
に載っているのみであるから、その間に作業ミスや外部
から機械的衝撃や振動が加わると、陰極５と陰極補償板
８との位置関係に狂いが生じ、陰極５・ゲート電極６間
が陰極補償板８を介して短絡してしまうという問題が生
じやすい。
本発明はこのような事情に鑑みてなされたもので、その
目的は、半導体素子を補償板を介して導電体と圧接して
組立てる際に、上記半導体素子と補償板との間に位置ず
れが生じないようにして行なうことが可能な半導体装置
の製造方法を提供することにある。
目的は、半導体素子を補償板を介して導電体と圧接して
組立てる際に、上記半導体素子と補償板との間に位置ず
れが生じないようにして行なうことが可能な半導体装置
の製造方法を提供することにある。
このような目的を達成するために、本発明は、半導体素
子と補償板との間に油状液体を介在させ、その表面張力
によって補償板を半導体素子上に固定した状態で圧接を
行なうものである。
子と補償板との間に油状液体を介在させ、その表面張力
によって補償板を半導体素子上に固定した状態で圧接を
行なうものである。
以下、実施例を用いて本発明を詳細に説明する。
第２図は、本発明の一実施例を示す断面図で、第１図と
同一記号は同一部分を示す０すなわち、第２図において
１は第３図ａ（平面図）およびｂ（断面図）にその詳細
を示すようなサイリスク素子で、ｐｎｐｎ接合を有する
シリコン基板２、このシリコン基板２を支持するために
シリコン基板２とほぼ等しい熱膨張係数を有するモリブ
デン等によって作られた支持板３、これらシリコン基板
２と支持板３とをろう付けするためのアルミニウム板か
らなるろう材４、シリコン基板２の主面上｛こ形成され
た陰極５、同じく陰極５の内側に設けられたゲート電極
６、超音波溶接法によってゲート電極６にとり付けられ
たアルミニウムからなるゲートリード７からなる。
同一記号は同一部分を示す０すなわち、第２図において
１は第３図ａ（平面図）およびｂ（断面図）にその詳細
を示すようなサイリスク素子で、ｐｎｐｎ接合を有する
シリコン基板２、このシリコン基板２を支持するために
シリコン基板２とほぼ等しい熱膨張係数を有するモリブ
デン等によって作られた支持板３、これらシリコン基板
２と支持板３とをろう付けするためのアルミニウム板か
らなるろう材４、シリコン基板２の主面上｛こ形成され
た陰極５、同じく陰極５の内側に設けられたゲート電極
６、超音波溶接法によってゲート電極６にとり付けられ
たアルミニウムからなるゲートリード７からなる。
また、８はその詳細を第４図ａ（平面図）およびｂ（断
面図）に示すような、サイリスク素子１を加圧接触形半
導体装置として組立てる場合に用いる陰極補償板であり
、その材質としてはサイリスク素子のシリコン基板２に
近似した熱膨張係数のモリブデン、タングステン等が選
ばれ、またその外径寸法はサイリスク素子１における陰
極５の外径と同じか、それより若干小さく加工されてお
り、またその内側の形状寸法は陰極５の内側の形状寸法
と同じか、それより若干大きく加工されている。
面図）に示すような、サイリスク素子１を加圧接触形半
導体装置として組立てる場合に用いる陰極補償板であり
、その材質としてはサイリスク素子のシリコン基板２に
近似した熱膨張係数のモリブデン、タングステン等が選
ばれ、またその外径寸法はサイリスク素子１における陰
極５の外径と同じか、それより若干小さく加工されてお
り、またその内側の形状寸法は陰極５の内側の形状寸法
と同じか、それより若干大きく加工されている。
すなわち陰極５のほぼ全面から陰極導電体へ熱および電
流を効果的に導出し得るようにし、かつゲート電極６０
こ接触することなく組立てられるような大きさ形状とし
ている。
流を効果的に導出し得るようにし、かつゲート電極６０
こ接触することなく組立てられるような大きさ形状とし
ている。
そこで、上記構戒のサイリスク素子を本発明によって製
造する場合、まず５０センチストーク程度の粘度を持っ
た流動パラフィン１５（例えばＳＭＯＩＬＰ２３０）を
用意し、それをサイリスク素子１の陰極５面上に筆で薄
く塗布しておき、次に陰極補償板８がサイリスク素子１
のゲート電極６に接触しないように気を付けながら上記
陰極補償板８をサイリスク素子１の陰極電極５上の流動
パラフィン１５表面に載置し、陰極補償板８上から比較
的小さな圧力を加えることにより、両者間をはりつける
。
造する場合、まず５０センチストーク程度の粘度を持っ
た流動パラフィン１５（例えばＳＭＯＩＬＰ２３０）を
用意し、それをサイリスク素子１の陰極５面上に筆で薄
く塗布しておき、次に陰極補償板８がサイリスク素子１
のゲート電極６に接触しないように気を付けながら上記
陰極補償板８をサイリスク素子１の陰極電極５上の流動
パラフィン１５表面に載置し、陰極補償板８上から比較
的小さな圧力を加えることにより、両者間をはりつける
。
このようにしておけばサイリスタ素子１と陰極補償板８
との間には流動パラフィン１５の表面張力が常に作用す
ることとなるから、以後外部から多少の機械的衝撃や振
動が加わっても、陰極補償板８がサイリスク素子１の正
規の位置からずれたり、はずれたりすることはない。
との間には流動パラフィン１５の表面張力が常に作用す
ることとなるから、以後外部から多少の機械的衝撃や振
動が加わっても、陰極補償板８がサイリスク素子１の正
規の位置からずれたり、はずれたりすることはない。
本実施例においては、このように仮組立てされたサイリ
スタ素子１を陽極導電体１１の中心上に載置し、しかる
後は従来の場合と同様、円筒形の陰極導電体１０をサイ
リスク素子１の中心に合せて陰極補償板８上に載置し、
すなわち上記ゲートリード７が上記陰極導電体１０の中
心部の孔内中央Ｏこ位置するように、上記陰極導電体１
０を陰極補償板８上に載置し、さらに上記ゲーｔ− Ｉ
Ｊ−ド７と陰極導電体１０との接触を防止するため、絶
縁チューブ９をかぶせてから、陰極導電体１０と陽極導
電体１１との間に圧力Ｐを加えて両者間を加圧力による
接触圧のみにより一体的に固定し、半導体装置として完
或させる。
スタ素子１を陽極導電体１１の中心上に載置し、しかる
後は従来の場合と同様、円筒形の陰極導電体１０をサイ
リスク素子１の中心に合せて陰極補償板８上に載置し、
すなわち上記ゲートリード７が上記陰極導電体１０の中
心部の孔内中央Ｏこ位置するように、上記陰極導電体１
０を陰極補償板８上に載置し、さらに上記ゲーｔ− Ｉ
Ｊ−ド７と陰極導電体１０との接触を防止するため、絶
縁チューブ９をかぶせてから、陰極導電体１０と陽極導
電体１１との間に圧力Ｐを加えて両者間を加圧力による
接触圧のみにより一体的に固定し、半導体装置として完
或させる。
なお、流動パラフィン１５自体は絶縁性であるが、上記
圧力を加えたときその大部分はサイリスク素子１の陰極
５と陰極補償板８の間からその側方に流出し、陰極５と
陰極補償板８との間Ｇこは従来の場合と同様に良好な電
気的および熱的結合が得られるのみならず、製造工程中
においては、流動パラフィン１５の表面張力によって、
陰極５、陰極補償板８がサイリスク素子１の陰極電極５
上に固定されているので、以後の組立工程中または工程
間に若干の機械的衝撃や振動等が加わっても、陰極補償
板８が正規の位置からずれるおそれはなく、したがって
陰極補償板８のずれによるゲート電極６と陰極５間の短
絡不良を著しく少なくすることができ、特に高周波特性
の良い、すなわち電極形状が複雑な半導体装置の製造に
好適である。
圧力を加えたときその大部分はサイリスク素子１の陰極
５と陰極補償板８の間からその側方に流出し、陰極５と
陰極補償板８との間Ｇこは従来の場合と同様に良好な電
気的および熱的結合が得られるのみならず、製造工程中
においては、流動パラフィン１５の表面張力によって、
陰極５、陰極補償板８がサイリスク素子１の陰極電極５
上に固定されているので、以後の組立工程中または工程
間に若干の機械的衝撃や振動等が加わっても、陰極補償
板８が正規の位置からずれるおそれはなく、したがって
陰極補償板８のずれによるゲート電極６と陰極５間の短
絡不良を著しく少なくすることができ、特に高周波特性
の良い、すなわち電極形状が複雑な半導体装置の製造に
好適である。
以上本発明をその一実症例について説明したが、本発明
は前述したようなサイリスクに限定されるものではなく
、その他の半導体装置、例えば大電力用トランジスタの
組立にも適用可能であり、また油状液体としても流動パ
ラフィンに限らず、その他の液体であっても、等価物、
すなわちその表面張力によって半導体素子と補償板とを
圧接組立作業の完了まで固定しておけるようなものであ
ればよい。
は前述したようなサイリスクに限定されるものではなく
、その他の半導体装置、例えば大電力用トランジスタの
組立にも適用可能であり、また油状液体としても流動パ
ラフィンに限らず、その他の液体であっても、等価物、
すなわちその表面張力によって半導体素子と補償板とを
圧接組立作業の完了まで固定しておけるようなものであ
ればよい。
以上説明したように、本発明によれば、半導体素子と導
電体とを補償板を介して圧接する加圧接触形半導体装置
の製造方法において、半導体素子と補償板との間に介在
させた油状液体の表面張力により補償板を半導体素子上
に固定した状態で圧接を行なうことにより、半導体素子
と補償板との位置ずれをなくし、電極間の短絡不良等を
有効に防止することができる。
電体とを補償板を介して圧接する加圧接触形半導体装置
の製造方法において、半導体素子と補償板との間に介在
させた油状液体の表面張力により補償板を半導体素子上
に固定した状態で圧接を行なうことにより、半導体素子
と補償板との位置ずれをなくし、電極間の短絡不良等を
有効に防止することができる。
特に、近年インバータ、チョツパ装置等に使用されるサ
イリスク素子などでは高周波特性が要求されるようにな
ってきており、かへる高周波特性のうち、特に高いｃｉ
ｉ，／ｃｔｔ値と短いターンオン時間と少いスイッチン
グ損失等を満足するためには、ゲート電極からの信号電
流をすばやく陰極全体に点弧できるようにする必要があ
り、そのためには陰極とゲート電極との対向距離をでき
るかぎり大きくし、かつ両電極間間隔をできるかぎり小
さくすることが望ましい。
イリスク素子などでは高周波特性が要求されるようにな
ってきており、かへる高周波特性のうち、特に高いｃｉ
ｉ，／ｃｔｔ値と短いターンオン時間と少いスイッチン
グ損失等を満足するためには、ゲート電極からの信号電
流をすばやく陰極全体に点弧できるようにする必要があ
り、そのためには陰極とゲート電極との対向距離をでき
るかぎり大きくし、かつ両電極間間隔をできるかぎり小
さくすることが望ましい。
しかし上記対向距離を太きくしようとすればする程、ゲ
ート電極と陰極とが互に入りくんだ形となり、上記陰極
および陰極補償板の形状も複雑になり、陰極補償板のず
れに対する上記短絡の可能貰淫多くなるという欠点があ
ったが、本発明によ そのような心配はなくなり、高
周波化という時代の要請に十分に応えることが可能とな
る。
ート電極と陰極とが互に入りくんだ形となり、上記陰極
および陰極補償板の形状も複雑になり、陰極補償板のず
れに対する上記短絡の可能貰淫多くなるという欠点があ
ったが、本発明によ そのような心配はなくなり、高
周波化という時代の要請に十分に応えることが可能とな
る。
第１図は加圧接触形半導体装置を従来の方法で製造する
場合の組立構成例を示す断面図、第２図は本発明によっ
て製造する場合の組立構成例を示す断面図、第３図ａお
よびｂはサイリスク素子の構戒を示す平面図および断面
図、第４図ａおよびｂは陰極補償板の構戒を示す平面図
および断面図である。 １・・・・・・サイリスク素子（半導体素子）、８・・
・・・・陰極補償板、１０・・・・・・陰極導電体、１
５・・・・・・流動ノくラフイン。
場合の組立構成例を示す断面図、第２図は本発明によっ
て製造する場合の組立構成例を示す断面図、第３図ａお
よびｂはサイリスク素子の構戒を示す平面図および断面
図、第４図ａおよびｂは陰極補償板の構戒を示す平面図
および断面図である。 １・・・・・・サイリスク素子（半導体素子）、８・・
・・・・陰極補償板、１０・・・・・・陰極導電体、１
５・・・・・・流動ノくラフイン。
Claims (1)
- １ 半導体素子と導電体とを、両者の熱膨張差を補償す
る補償板を介して圧接させてなる加圧接触形半導体装置
の製造方法において、上記半導体素子と補償板との間に
油状の液体を介在させ、この液体の表面張力により上記
補償板を半導体素子上に固定した状態で、半導体素子と
導電体とを圧接することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6531578A JPS5847859B2 (ja) | 1978-05-30 | 1978-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6531578A JPS5847859B2 (ja) | 1978-05-30 | 1978-05-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54156477A JPS54156477A (en) | 1979-12-10 |
| JPS5847859B2 true JPS5847859B2 (ja) | 1983-10-25 |
Family
ID=13283343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6531578A Expired JPS5847859B2 (ja) | 1978-05-30 | 1978-05-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847859B2 (ja) |
-
1978
- 1978-05-30 JP JP6531578A patent/JPS5847859B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54156477A (en) | 1979-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| CN1041067A (zh) | 为非平面型半导体器件形成顶部接触 | |
| JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
| US6571442B1 (en) | Method of making an electronic component | |
| US11869865B2 (en) | Semiconductor device having a contact clip with a contact region having a convex shape and method for fabricating thereof | |
| US3736474A (en) | Solderless semiconductor devices | |
| JPH0263300B2 (ja) | ||
| WO2020262097A1 (ja) | 半導体装置およびその製造方法 | |
| JP3207150B2 (ja) | 半導体パッケージ | |
| JPH10223792A (ja) | 低熱伝導率のキャップを高熱伝導率の基板に固定する方法 | |
| JPS5847859B2 (ja) | 半導体装置の製造方法 | |
| CN111599781A (zh) | 半导体装置 | |
| US11978683B2 (en) | Semiconductor apparatus | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JPH0119269B2 (ja) | ||
| JP3048707B2 (ja) | 混成集積回路 | |
| JP4329187B2 (ja) | 半導体素子 | |
| US4425575A (en) | Base for encapsulating components with coplanar electrodes | |
| US3460002A (en) | Semiconductor diode construction and mounting | |
| JP3360182B2 (ja) | 半導体装置 | |
| JPS6320116Y2 (ja) | ||
| KR100314709B1 (ko) | 전력용 반도체 모듈 | |
| JPH0155577B2 (ja) | ||
| JPS642447Y2 (ja) | ||
| JPS6025900Y2 (ja) | 半導体装置 |