JPS5848252A - 情報読取りシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はテープ状記録媒体を用いた映１＃！信号りし、
特にビデオテープレコーダとマイクロコンピュータとが
結合され、磁気テープに記録されたプログラム情報がマ
イクロコンピュータ−ζ読権られ、このプログラム情報
に基いて上記ＶＴＲの再生態様が制御されるようにした
ＶＴＲ制御システムに用゛いて最適なものである。

ＶＴＲを用いた教育システムが学校教育に導入されてい
る。このようなシステムにおいては、一般に教育スケジ
ュールに合わせて必要なビデオ情報を再生するよろにＶ
’ｌ’Ｒを手動操作する場合が多く、教育側にとって大
きな負担番こなっていた。０本発明はこの問題にかんが
み、マイクロコンピュータ等の計算機と、ＶＴＲ等の映
像信号再生装置とを結合して、教育スケジュール番こ従
った映倫情報の再生が自動的に行われるよう番こした教
育システムを確立することをその第１の目的とする◎こ
の目的のため本発明ではデータ読取りの欠損（データド
ロップアウト）が極力発生しないようにしている。

以下本発明の実施例を図面を参照して説明する。

この実施例のＶＴＲＴＲ制御クシステム、ビデオテープ
上のビデオトラックにビデオ信号とマイク・・ンビーー
タのＣＰＵ’に対するゾ・ダラム情報ダラム情報に基き
、上記ビデオテープ上のビデオ信号の再生態様を制御す
るように″構成されてらる。

またテープ上に記録されたビデオソースを検索するため
に各トラックにはアドレスバスが記録されこのようなＶ
ＴＲ制御システムは例えば自動車運転教習所における教
育シスーラムの中に導入ｊることかできる。

第１図はこのシステムにおいて用いられるビデオテープ
（１）に記録された情報を示すテープの平面図である。

ビデオチー７°（１）には生徒のレベルニ応じて区分さ
れたビデオソースＳｓ　、　Ｓｔ　−Ｓｓ・・・・・・
が記　。

録される。またこれらのビデオソースに隣接してシステ
ム制御用のプログラムＰ１、Ｐ２、Ｐ３・・・・・・・
・・が書込まれている。これらのプログラムはマイクロ
コンピュータにロードサレ、マイクロコン゛ぎユータは
このゾログ・ラムに応じた動作を行い、これによってシ
ステム全体のコント 各プログラムには、生徒に対する質問を行うプログラム
が含まれ、更にこの質問に対する生徒の回答（キー人力
操作）に応じて、次に必要とする情報のサーチ及び再生
を行うグログラムカ！設けられている。特に第１プログ
ラムＰ、には、他の２プログラムＰ２　、　Ｐｓ・・・
・・・のテープ上のアドレスの情報力！書込まれていて
、第１プログラムがマイクロコンピュータにロードされ
る際に、これらのアドレスデータがマイクロコンピュー
タに覚え込まれる。このアドレスデータに基いて必要な
情報のサーチカ；行われる。

第２図はＶＴＲ制御システム全体のブロック図−ｔ’ア
ル。Ｖ　Ｔ　Ｒ（２＋はマイクロコンピユー′夕（３）
と結合され、ＶＴＲ（２＋のテープに書込まれたプログ
ラムをアイクロコ／ｉユータ（３）が取シ込み、再びこ
のプログラム、に基いてマイクロコンピュータ（３）力
；Ｖ　Ｔ　Ｒ（２１の動作を制御する。

マイクロコンピュータ（３）は周知の如く、ＣＰＵ（４
）（中央処理装置）、ＲＯＭ　（５）、ＲＡＭ（６１及
びこレラを結合するデータバス（７）、アドレスバス（
８）ヲ備えている。またマイクロコンピュータ（３）と
、外部のキー人力装置（９）及び印字出力装置Ｑｌとを
結合するＩ１０インターフェース回路ａυ・１２１が設
けられている。Ｖ　Ｔ　Ｒ（２１は拡張カーゴを′備え
るＩ／６インターフエース回路（１３１を介してマイク
ロコンピュータ（３）のＣＰＵ（４１，ＲＯＭ（５Ｌ　
　ＲＡＭ（６１と結合される。Ｖ　Ｔ　Ｒ＋２１として
はコンシューマ用ＶＴＲを無改造で用いることができる
。

第６図はビデオチーｆ（１）上のトラックハターンを示
すテープの平面図である。テープ上の各トラック（１５
１にはトラックの絶対番地を示すアドレス１ｌｌｌｉｌ
が各垂直ブランキング区間に書込まれている。またプロ
グラム及び制御に必要なナータは映像信号区間において
同期信号が付加された状態で書込まれる。

第４図はビデオテープに記録されるアドレス、プログラ
ム等のディジタルデータのフォーマットを示す波形図で
ある。この実施例では１水平区間のデータ記録ビット数
を８ビツトにして、マイクロコンピュータ（３）のＣＰ
　Ｕ　（４）の取扱いピット数と合わせている。

データは第４図に示すように１水平区間の４０μ（６）
の領域にわたってＦＭ変調して記録される。

Ｆ′Ｍ変調されたデータの１”は１ビツト内で立りりま
たは立下りの遷移を有し、またテープ″０″はこの遷移
を持たない。

第５図はフィールドごとのデータの書込みフォーマット
を示す線図でおる。第５図の各縦線は１画面のラスター
ｉ形成する各フィールドを示し、夫々の目盛は水平走裔
番号を示している。アドレスデータは垂直ブランキング
区間（Ｖ−ＢＬＫ）の第１２〜第１４水平区間（Ｈ）に
わたって書込まれる。従ってアドレスデータは垂直同期
信号の直後の無信号区間に挿入されるので、再生画面へ
の影響、悴、全く無い。各アドレスは３バイト（８ピツ
ト×６）のデータであるが最初の２ビツトはシンクビッ
トに用′いられ、６番目のビットはアドレスデータのパ
リティチェックビットとして用いられる。従ってアドレ
スデータ自体は２１ビツトで、これで約１０時間分のテ
ーノ長のトラックに対応する番地付けを行うことができ
る。

指示するために用いられ、「００」が通常のビデオ情報
であることを示し、ｒ’１１’Ｊがプログラム情報であ
ることを示している。

第１図のビデオテープ（１）４のプログラム挿合区間ｐ
２．　ｐ、・・・・・・では、ビデオ情報の記録区間Ｓ
ｓ　、　８２・・・・・・が終了した後、第５図に示す
ように約３２フイールドの間隔を置いてプログラムコ−
ドが書込−ルドの第５７Ｈ〜第１８４Ｈに１２８バイト
のダミープログラムコードが書込まれる。このダミープ
ログラムの記録によってＶ　Ｔ　Ｒ（２）の記録回路は
実際のプログラムデータを安定に記録し得る状態に準備
される。

プログラムコードが書込まれるフィールドにおイテＵ、
第５７　ＨにシンクツＪ？ター／ＦＦ（オール１．１６
進ではＦｐ）が書き込まれる。なおこのシンク・母ター
ンは書込みの際に既述の如くＦＭ変調されるから、はｊ
！　２００　ＫＨｚで８周期の矩形波信号として記録さ
れる。

プログラムコードは１２８バイトずつ複数のトラノ・り
に分割して書込まれるが、１本のトラックで読取シ誤り
があると読取られたプログラム全体がお効になるので、
３つの連続したトラックの夫々に同一のプログラムコー
ドを書込んでいる。このためシーンクパターンＦＦの次
の第５８Ｈにはこれらの６つのトラックの識別を行うた
めの識別コードＦＮｒ００Ｊｒ０１　Ｊｒ０２Ｊが書込
まれる。

識別コードの次の第５９．６ＤＨには、プログラムをマ
イクロコンピュータ（３）のＲＡＭ（６１に記憶させる
ために、ＲＡＭの先頭アドレスを指示するストア・アド
レスデータ８Ａが書込まれる。更に第６１．６２Ｈには
上記ストア・アドレスデータＳＡ；ｐり検出及び誤り訂
正のためのＣＲＣコードが書゛込まれ曇。

ＣＲＣコードの次には、１トラツク中に書込まれるプロ
グラム長を示すデータが書込まれ、その後に第６４Ｈ〜
第１９１Ｈにわたって１２８バイトのプログラムコード
が書込まれる。このプログラムコードはプログラム全体
（例えば１にバイト）の一部を構成している。プログラ
ムコードの次にはＣＲＣコード（第１９２．１９３Ｈ）
が付加され、一連のプログラムデータの記録が終了すネ
。

第６図はチーブ上のグロダラム書込み領域ノドラックを
示す線図である。既述の如く、６本のトラック００．０
１，０２の夫々に同一の１２８バイトプログラムが連続
して書込まれ、１つのプログラム・セグメントｐ、が形
成されている。そして複数のプログラムｐ＋　、ｐ＋　
＊　ｐ−ｓ・・即の集合体が１つのプログラム・ブロッ
クＰｎを構成している。１つのプログラムは２５６バイ
ト〜１瓜バイトの長さを有し、２５６バイトの場合に・
は、１２８・々イトのセグメントに分けて夫々トラック
６本ずつ計６本のトラックに書込まれる。また１にバイ
トの場合には、２４本のトラックに書込まれる。

プログラムデータの読取シの際には、まずプログラム・
セグメ゛ントの第１トラツク（識別コードｒ　Ｏ’　Ｏ
’Ｊ　”）が読取られる。もし読取り誤りがなかったな
ら、第２１．第６のトラックに書込まれた同一プログラ
ムの読取りは行われない。誤りがあれば第２トラツク（
コードｒ０１Ｊ）のプログラム読取シが行われる。第２
トラツクで更に誤シがある・と、第６トラツク（コード
ｒ　Ｏ２，Ｊ　）の読取りが行われる。

１つのプログラム・セグメントにおいて、第３トラツク
まで読取り誤りがあった場合には、プログラムの１部が
欠損し、プログラム・ブロック全体が無効になる。この
ため第７図のテープ平面図に示すように、１つのプログ
ラム・ブロックＰｎと同一のブローダラム・ブロックＰ
　ｎ　’　、Ｐ　ｎ　”が隣接した領域に書込まれてい
る。もし１つのプログラム・ブロックＰｎにおいて、ゾ
ロ夛ラム・セグメントに読取り誤りが生じたならば、テ
ープの巻戻しが行われ、プログラム・ブロックＰｎ’が
読取られる。′更にこのブロックＰｎ’において読取り
不良が生じた場合には、再び巻戻しが行われ、次のノロ
グラム・ブロックＰｎ“が読取られる。

第８Ａ図及び第８Ｂ図は損傷のあるテープの部分平面図
で、第８Ａ図では傷−輪やゴミなどにより、連続した２
〜４フイールド（トラック）において、黒丸に示す夫々
同一の水平区間で読取り不良が生ずる可能性が大である
。また第８Ｂ図では、テーゾ走行系で生じたテープ長手
方向の傷曽にょ°す、相当に長いフィールドにわたって
同一の水平区間で読取り不良が生ずる。こ、の場合、黒
丸で示すように読取シネ良が生ずるフィールドと生じな
いフィールドがある。

このような読取り不良として、下記のような場合を想定
しなければならない。すなわち、１フイールド内では、
２バイト以上（２水平区間以上）の読取り不良が生じる
ことがあり、またこの不良バイトが６フイ一ルド程度に
わたって同一水平区間で連続して生ずる場合がある。そ
してこの読取り不良のデータは複数ピットに及び、誤り
訂正が不能な欠損データ（データのＶロツプアウト）と
して対処しなければならない。なお、同一フィールド内
で、２パ々イト以上の連続した不良データが生ずる可能
性はかなり低い。

この条件を考えて本実施例では、第、９図Ａ−Ｃに示す
ように同一内容のデータが記録される３つの連続したト
ラック（識別コードｒ００Ｊｒ０１　Ｊｒ０２ｊ）で、
各データがずれて記録されるようにしている。この操作
により、６本のトラック上の同一水平区間で読取シネ良
が生じても、°同一データが不良に々る確率は極めて低
下する。従って再生時に’３つのデータのうちの２つの
一致を検出する多数決論理を用いて極めて信頼性の高い
良データを抽出することができる。

次にビデオ情報及びプログラム情報の書込みについて説
明する。第１０図はマイクロコンピュータ（３）のＩ１
０インターフェース回路（１３１におけるデータ書込み
回路のブロック回路図で、第１１図はその動作波形図下
ある。

４１−０図の入力端子αηには、テープ（１）に記録す
べき゛ビデオ４号ａが与えられる。このビデオ信号ａは
シンクチップクランプ回路＋１８１に送られ、ここで同
期信号の先端レベルが所定の基準レベルにクランプされ
る。り２ンプ動作に必要なりランゾパルスとしては、入
カピデオ信号ａ中の同期信号５ＹＮＣ（第１１．図Ａ）
が用いられ、この同期信号は同期分離回路Ｈによってビ
デオ信号ａから分離して得られる。クランプされたビデ
オ信号は切換力端子（イ）から第２図のＶ　Ｔ　Ｒ（２
）に送られる。

記録すべきアドレスデー！及びプログラムデータは、第
２図のマイクロコンピュータ（３）のデータバス（８）
のライン八〜Ｄ７からｉＪ？ラレル→シリアル変換器（
ホ）に送られ、ここで第１１図Ｆのよう々シリアルデー
タｂに変換された後、ＦＭ変調器（ハ）で第１１図Ｇに
示すＦＭデータＣに変調される。ＦＭデータＣは−アン
ドで一ト（２）を通って合成回路Ｑメに送られ、ここで
同期信号が付加されてから、出力端子（イ）に導出され
る。

パラレル−シリアル変換及びＦＭ変調は、マイクロコン
ピュータ（３）のクロックラインから得られる４ＭＨｚ
のクロックＣＫに同期して行われる。このクロックＣｋ
は分周及びタイミングコンドロー、ル回路■に供給され
、ここからＦＭ変“調に必要な１／１０分周クロックＣ
Ｋ１　（第１１　図Ｂ　”）　、’１／２０分周クロッ
クＣＫ２−（第１１図Ｄ）がＦＭ変調器（ハ）に送られ
、ま゛た一ノヤラレルーシリアル変換に必要な１／２０
分周クロックＣＫ３　（第１１図Ｃ）がパラレル−シリ
アル変換器（ホ）に送られる。

また分周及びタイミングコントロール回゛路翰において
は、第１１図Ｅに示すデータエリア信号ｄが形成される
。このデータエリア信号ｄは１水平区間内のデータが挿
入される区間を代表し、この区間においてＦＭ変調器（
ハ）を動作させるためにＦＭ変調器ＩＮ−送られる。ま
たこのデータエリア信号ｄは、ＶＴＲへのデータ書込み
が終了し冬時点で次のデータを送れという指示信号とし
て、・々ソファ（ホ）を介してマイクロコンピュータ″
（３）のデータバス（８）に与えられる。なおマイクロ
コンピュータ（３）のデータバス（８）には、コンピュ
ータ内で記録トラックめアドレスデータを作成するため
に、同期分離回路Ｑｌの出力の垂直同期信号Ｖ−８ＹＮ
Ｃがバッファ（ハ）を介して与えられる。

記録すべきアドレスデータ及びプログラムデータは、既
述の如＜ＦＭ変調器（財）でＦＭ変調されてから、アン
ドゲート（ハ）を経て合成回路Ｑηに送られる。ＦＭ変
調器は第１１図Ｅのデータエリア信号ｄの区間で常に動
作しているので、美質的に無データの区間でもデータ１
ＩＯｊに相゛当する出力が形成されている。これがその
まま記録されると、本来のデータ″０″との弁別が困難
になる。このためアンドｆ−）（ハ）を開閉して、無デ
ータの区間においてＦＭ変調データが記録されないよう
にしている。アンドゲート（ハ）の開閉は、ＲＳフリッ
プフロツゾ（ホ）の出力に基いて行われる。このフリツ
ノフロップ翰は、マイクロコンピュータ（３）のアドレ
スバス（７）のラインん〜Ａ７を介して供給されるアド
レスデータ（コンピューター内で用いられているアドレ
ス）をアドレスデコーダ（至）においてコード変換した
信号８０Ｈ，８１Ｈ（１６進数）によってセット及びリ
セットされる。上記アドレスデコーダ、マイクロコンピ
ュータ（３）において記録データをデータバス（８）に
乗せるときにＣＰ　Ｕ　（４）からＲＡ　Ｍ　（６１に
与えられるアドレス情報でもある。

アンドゲート（ホ）から合成回路（２１に送られたプロ
グラムデータ及びアドレスデータは、こゝとで同期信号
が付加されてテレビジョン信号としてＶＴＲ（２）に送
られる。すなわち、第１０図に示すように、同期分離回
路ａ９において外部からの入カビデオ信号ａ中の同期信
号５ＹＮＣが抽出される。どの同期信号は、水平分離回
路Ｇυを経て分周及びタイミング回路（イ）にクリア信
号として供給されると共に、レベル・インピーダンス変
換器（３４）　ヲ通っテシンクチツゾクランプ回路０５
１に送られる。このシンクチップクランプ回路ｃ３５）
には、既述のビデオ入力側のシンクチップクランプ回路
錦と同一のフランジ電位が与えられている。従って、ク
ランプ回路（至）の出力は第１１図Ｈに示すように記録
すべきビデオ信号と同じレベルＬにその同期先端がクラ
ンプされている。このクランプ回路Ｃ３５）の出力は、
切換スイッチ（至）を通って合成回路（ハ）に送られ、
第１１図■のように記録データＣに付加される。

この記録方式によれば、ビデオ記録区間とデータ記録区
間とでテープ上の同期信号の記録跡は完全に揃えられる
。従って、Ｖ　Ｔ　Ｒ（２）は安定に記録動作を行い、
また再生動作も安定している。

切換スイッチ（イ）の切換えは、アドレスデコーダ（至
）の出力８２Ｈ（１６進表示）を入力とするトグル形フ
リツゾフロツプ（至）の出力によって制御される。すな
わち、ビデオ信号が記録されるときには、第１゛２〜第
１４水平区間及び第２７５〜２７７水千区間において切
換スイッチ（イ）が接点（２０ｂ）　　の側に接続され
、トラックアドレスデータに同期信号が付加される。ま
たプログラムデータが記録されるときには、既述の如く
プログラムデータの記録フィールドの約６２フイールド
前に切換スイッチ（イ）が接点（２０ｂ）の側に接続さ
れる。

以上のようにして第１図に示すビデオテープ（１）が作
成される。テープ（１）への情報記録は全てマイクロコ
ンピュータ（３）のプログラムに基いて制御される。そ
のプログラムの一例は、例えば第１２図のフローチャー
ト如くである。

すなワチ、マイクロコンピュータはまず垂直同期信号Ｖ
−８ＹＮＣの到来を待っていて、第１２図の判断１００
でＶ　−５ＹＮＣの到来が検出されたら、次に６００μ
の遅延処理１０１を行い、アドレスデータを書込む（処
理１０２）。次に判断１０６でトラック―別コードＦＮ
の判′Ａ１１を行い、Ｆ’Ｎ＝００であれば、遅延処理
１０６を行って第９図Ａの如くにプログラムデータの書
込み°（処理１０７）を行う。ｒＮ＝０１であれば、遅
延処理１０５と１０６を行い、第９図Ｂの如くに遅延量
２でプログラムデータを書込み、またＦＮ＝０２であれ
ば、遅延処理１０４〜１０６を行い、第９図Ｃの如くに
遅延量６でプログラムデータを書込む。この結果、ずら
し記録が行われる。

アドレスデータ及びプログラムデーターの書込ミーは、
第４図の約４０μｓのデータ領域において行われる。こ
のため第１０図のアンドゲートに）の開閉は第１６図の
フローチャートの如く制御される。

すなわち、築１１図の判断１１０でデータエリア信号ｄ
（第１１図Ｅ）の高レベルＨ及び低レベルＬの判別が行
われ、データエリア信号が低レベルになると、処理１１
１において第２図のＣＰＵ（４）からＲＡ　Ｍ　（６１
にデータ１の送り出し命令が出され、データ１がデータ
バス（８）に送り出される。またこれと共に、第１０図
のアドレスデコーダ（至）カラ信ｊ８０Ｈが出力され、
データバス（８）上のデータ１がノ９ラレル→シリアル
変換器翰にロードされ乙。

また信号８０Ｈによってフリッゾフロッゾ翰がセットさ
れ、ダート（ハ）が開かれて、データ１の書込みが実行
される。データ１の書込み期間Ｄ１は、次の判断１１２
においてデータエリア信号が低レベルになったことを検
出するまで継続される。

判断１１２がＹ（イエス）になると、次のデータ２の書
込み期間Ｄ２に入り、上述と同じように処理１１３でデ
ータ２の送シ出し、ロード、フリップフロッゾ翰のセッ
トが行われる。必要なデータの書込みが終了すると、処
理１１５においてアドレスデコーダ（至）から信号８−
１Ｈが出力され、フリッゾフロップ翰がリセットされて
１フイールドの書込みが終了する。次に判断Ｊ１に戻っ
て次のフィールドの書込みが実行される。

次に第１図のビデオテープ（１）の再生制御について説
明する。

既述の如くビデオテープ（１）には、ＶＴＲ（２＋の再
生を制御するプログラムＲ、Ｐ２・・・・・・が書込ま
れている。ＶＴＲの再生を開始したとき、まず第１プロ
・グラムＰＩが読取られてマイクロコンピュータ（３）
のＲＡ　Ｍ　＋６１に取込まれるが、この第１ゾロ゛グ
ラムを読込むためのプログラムが、第２図に示すマイク
ロコンピュータ（３）のＩ１０インターフェース回路（
１３）の拡張ボードに設けられたＲＯＭに書込まれてい
る。この固定プログラムを記憶したＲＯＭはイニシャル
ローダと呼ばれる。

第１４図はイニシャルローダのプログラムを示すフロー
チャートである。まず制御システムをスタートさせると
、処理１２１でメツセージ情報が例えば第２図の印字装
置（１０）に出力される。次に頭出しルーチンＬ１に入
り、処理１２２で再生トラックの現在アドレスの読取シ
が行われる。読取られたアドレスは判断１２６で第１プ
ログラムが書込まれている目的アドレスと比較される。

この第１ｆログラムのアドレスはどのテープについても
同一である。

目的アドレスとの比較結果がＮ（ノー）であるならば、
処理１２４でＶＴＲの巻戻しまたは早送りが行われ、頭
出しルーチンＬ１が続行される。

判断１２６の結果がＹになると、頭出しルーチンが終了
し、処理１２５で第１プログラムＰ、の読取り及びＲＡ
　Ｍ　（６１への書込みが行われる。

第１５図はマイクロコンピュータのＩ１０インターフェ
ース回路に含まれるデータ読取り回路のブロック回路図
で、また第１６図は第１５図のデータ読込みのためのプ
ログラム割込み動作を説明するためのタイムチャートで
、第１７図はこの割込み動作のフローチャートである。

第１５図に示すように、制御されるＶ　Ｔ　Ｒ（２１は
りモードコントロール（リモコン）端子Ｇ７）を備え、
ココニマイクロコンピュータ（３）のリモコン制御出力
ライン（至）の制御信号ＲＣがリモコン制御回路Ｏ１を
介して供給されることによシ、早送シ、巻戻し、再生、
高倍速再生（ピクチャーサーチ）等のリモコン制御が行
われる。

Ｖ　Ｔ　Ｒ（２）の再生出力ｅはビデオ切換回路（４１
を介してモニター（４υに送られる。ビデオ切換回路（
４０に（ｒよ、コンピュータによって形成されるビデオ
信号Ｃｖが端子（４２１から供給され、Ｖ　Ｔ　Ｒ（２
）の再生映像出力ｅが無いときには、メツセージ１、質
問等の表示が上記ビデオ信号Ｃ■に基いて行われるーよ
うに切換回路−が制御される。

ＶＴＲ（２１の再生出力ｅからデータ（アドレスデータ
、プログラムデータ）をマイクロコンピュータ（３）で
読取り、かつ必要なデータを記憶するに−は、まずマイ
クロコンピュータ（３）に対してデータ読込みのための
割込み要求（インターラゾト・リクエスト）が成される
。この割込み要求によってマイクロコンピュータ（３）
の動作形態は、メインプログラムからデータ読込みのプ
ログラムルーチンに切換わる。割込み要求は再生信号ｅ
中の垂直同期信号Ｖ−８ＹＮＣご店に行われる。すなわ
ち、ＶＴＲ（２）の再生信号が同期分離回路（４３Ｉに
送られ、ここで分離された垂直同期信号Ｖ−８ＹＮＣ（
第１６図Ａ）がインターラット・コントロール回路（４
４）−に与えられる。このインターラット・コントロー
ル回路（４■は、例えばＲＳフリッゾフロッゾで構成さ
れ、そのセット入力にＶ−８ＹＮＣが供給されることに
より、そのＱ出力において低レベルの割込み要求信号Ｉ
ＲＲＥＱ（第１６図Ｂ）が−形成される。この信号はマ
イクロコンピュータ（３）の端子（４！１９に与えられ
、マイクロコンピュータ（３）に対して割込み要求が行
われる。

第１７図のフローチャートに示すように、上述の如く、
まず判断１３０で垂直同期信号Ｖ−８ＹＮＣの到来が検
知されると、処理１３１で割込み要求のセットが行われ
る。これによってコンピュータ（３）は処理１６２で割
込みルーチンのプログラムを実行し、必要なデータの読
゛込みを行う。割込み解除は割込みルーチンのプログラ
ムによって行ワレる。すなわち、必要なデータの取込み
が終了した時点で処理１３６によって割込み要求リセッ
トが行われ、これによって割込み要求が解除されるよう
にプログラムが作成さ郡ている。割込み要求解除は、第
１５図に示すマイクロコンピュータ（３）の端子（４ｆ
Ｄからインターラット・コントロール回路（４４）に割
込み要求リセット信号ＮＩＲ，Ｒ８Ｔが送られて、この
コントロール回路を構成するフリップフロップがリセッ
トされ、第１６図Ｂの如く、割込み要求信号が高レベル
に復帰すると、とによって行われる。・割込み要求信号
が高レベルになる・と、割込み禁止状態が解除されて、
次の割込みが可能になると共に、プログラムの実行がメ
インプログラムに移る（第１７図の命令１６４によるリ
ターン）。

通常のビデオ再生区間では、第１６図Ａ及びＢに示すよ
うに割込みルーチンＩＲ（ａ）においてＶ−８ＹＮＣ直
後のアドレスデータＡＤＲが読取られてからメインプロ
グラムＭに復帰する。テープ上のプログラム記録区間で
は、垂直同期信号で割込み要求が成されてから、第１６
図Ｂの割込みルーチンＩＲ（ｃ）に入シ、割込みゾログ
ラムに基いたプログラムデータの読込みが終了した時点
でメインプログラムＭに復帰する。

次に第１８図は第１５図のデータ読取り回路のデータ読
取り時の動作を説明するタイムチャートで、第１９図は
この動作を説明するフローチャートである。

データ読取り時には、Ｖ　Ｔ　Ｒ（２１の再生信号ｅ（
第１８図Ａ）［’デスタルクランプ／データスライサー
０ηに送られ、ここでクラ゛ンプされる゛と共に第１８
図ＡのレベルＵにおいてスライスされ、第１８図りのＦ
Ｍデータｆ（アドレスデータまたはプログラムデータ）
が抽出される。なおペデスタルクランプは、同期分離回
路（４３から得られる水平同期信号Ｈ−８ＹＮＣ（第１
８図Ｂ）を遅延回路（４８１でもって第１８図Ｃの如く
ビデオ信号のバックポーチまで遅延させて得たクランゾ
ノクルスｇに基いて行われる。

フランジ／スライサー（４７）の出力ｆはＦＭ復調器（
４１に送られ、第１８図Ｅに示す復調データｈ（”１’
が高レベルで０″′が低レベル）に戻される。なお、Ｆ
Ｍデータｆは既述のように自己クロックを持つ伝送信号
であって、このデータｆ及びマイクロコンピュータ（ホ
）のクロックラインから得られる４　ＭＨｚのクロック
パルスＣＫに基いてＦＭ復調器（４１内で第１８図Ｆに
示す８ビット分のシフトクロックｉが再生される。復調
データｈ及びシフトクロックｉはシリアルーツやラレル
変換器（５１Ｋ　送うれ、ここでシフトクロックｉの立
上りごとに復調データｈが８ビツトシフトレジスタに順
次シフトされて・そラレルデータに変換される。変換器
酸の出力の８ピツトノやラレルデータｊは、マイクロコ
ンピュータ（３）のデータバス（８）の各ラインに与え
られる。

第１５図のシリアルーノクラレル変換器（５〔からデー
タバス（８）に与えられたデータは、マイクロコンピュ
ータ（３）のＲＡ　Ｍ　（６１内に取込まれる。データ
取込みのタイミングは第１８図Ｆの８ビット分のシフト
クロックｉを計数するビットカウンタ６１）の出力に同
期化される。一般には、−回のシリアル−・やラレル変
換動作が終了するとと、すなわち８ビット分のシリアル
データがシリアル−パラレル変換器に送シ込まれるごと
に変換されたノクラレルデータをＲＡＭに取込むために
、ビットカウンタの］）は、シフトクロックを８ｖツト
計数するごとにタイミング出力を発生するように構成さ
れる。しかし本実施例の制御システムでは、上述゛の如
く自己クロック方式のデータ伝送を行っているので、デ
ータに数ビットのドロップアウトがあると、１水平区間
内で８ビツト分のデータが揃わず、データの取込みが困
難になることがある。

このためこの実施例では、ビットカウンタ６］）を８ビ
ツトにし、その出力から第１８図Ｇに示す６ビツト目で
立上り、８ビツト目で立下るような６ビツト信号ｋを得
ている。この６ビツト信号にはトライステートパシファ
−６のを介してデータバス（８）に与えられる。このバ
ッファー６のはマイクロコンピュータ（３）の端子−に
出力される読込み命令信号ＲＤによって導通状態となり
、通常は出力開放となっている。

コンピュータ（３）内では、上≧６ビツト信号ｋをフラ
グとしてデータの読込みが行われる。すなわち、第１９
図のフローチャートに示すように、判断１４０ｆ、！Ｓ
Ｓピット号ｋが低レベルＬから高レベルＨになつ庭こと
を検知し、処理１４１での約６．７５μｓの遅延処理後
に、処理１４２で１水平区間内のデータ１の読込みが行
われる。６．７５μＳの遅延はデータの８ビツト目の到
来を予測して設けられている。この読込み方式によれば
、１水平区間内でビットドロップアウトが２ビツトあっ
ても、少なくとも゛６ビツトのデータが到来すれば必ら
ず読込み用フラグが形成され、データの取込みが行われ
る。もちろんこのデータは誤シデータであるが。

既述の如く同一データが隣接する３本のトラックに書込
まれているから、誤シデータであることが判別されれば
、次のトラックまたは更に次のトラックから正しいデー
タを読取ることができる。

ビットカウンタ１ｌ）Ｄ及びシリアル→ノぐラレル変換
器６Ｉは、１水平区間内のデータの読込みが終了した時
点で、遅延回路（４８の出力の遅延水平同期信号ｇ（第
１８図Ｃ）によってクリアされる。遅延信号ｇによるク
リアでもって第１８図Ｇに示すデータ読込み区間、Ｒが
確保される。完全な８ビツトデータが読込まれる場合に
は、上記読込み区間Ｒの矢印Ｍｉｎ＝Ｍａｘの位置でデ
ータがＲＡＭに取込まれる。

１水平区間のデータ読込みが終了すると、第１９図のフ
ローチャートの判断１４３、処理１４４．１４５・・・
・・・のように次の水平区間のデータが読込まれる。な
おデータ読込みのフラグを立てるタイミングは再生デー
タの５ビツト目または７ビ゛ツト目であってもよい。

このようにして読込まれたデータはマイクロコンピュー
タ（３）内のバッファーメモリーに入れられ、ＣＲＣコ
ードによる誤りチェックを受け、ＲＡＭ（６）に書込ま
れる。ＣＲＣによる誤りチェックは第８Ａ図及び第８Ｂ
図に示すようなテープ欠陥に弱く、また３重書きした６
本のトラックから得られる３つの同一データ中の２つの
一致でもって良データを識別する多数決方式では、読取
り欠損（データドロップアウト）があるとその論理的根
拠が薄くなる。特に、６重書きのうちの１つの１２８バ
イトのデータブロックを正しく読取っているにもかかわ
らず、他の２つのブロックの双方に誤りがあると、多数
決をとると読取り不能という結果になる。

このため本実施例では、第２０Ａ図〜第２０Ｃ図に示す
よりなＣＲＣによる誤りチェックと多数決論理との併用
で読取り不良の低減を図っている。

すなわち３重書きのうちの第１番目及び２番目のトラッ
クについてはＣＲＣによる誤りチェックを行い、これら
のチェックの双方で誤り検出”がちった場合には、３番
目のトラックの読取りデータと前２回の読取りデータと
から成る３つのデータ中の２つの一致を検出する多数決
が行われる。第２０Ａ図は１番目のトラックでのデータ
読取りのフローチャートで、まず処理１５０で１フイー
ルド中の１２８バイトデータを読取り、これをノ々ツフ
ァ−メモリーに書込む。次に判断、１５１で１データに
付加したＣＲＣコードによる誤り検出を行う。誤シ検出
があれば、処理１５２でＯＫフラグをセットし、無けれ
ば処理１５３でＯＫフラグをリセットす乞。

２番目のトラックでは、第２０Ｂ図に示すようにまず判
断１６０でＯＫフ２グの判別を行い、これがセットであ
れば、処理１６１でバッファーメモリー内の第１トラツ
クの良データをメモリー（ＲＡ　Ｍ　）　＋６１に転送
する。ＯＫフラグがリセットであれば２、第１トラツク
でのデータ読取シ及びチェックと同じことを第２トラツ
クのデータに対して行う。すなわち、処理１６２で１２
８バイトデータを読取ってこれをメモリーに書込み、次
に判断１６３においてＣＲＣコードで誤り検出を行い、
検出結果に応じてＯＫフラグのセット（処理１６４）ま
たはリセット（処理１６５）を行う。

次に第６トラツクでは、第２０Ｃ図に示すように判断１
７０でＯＫフラグの判別を行い、これがセットであれば
、第２０Ｂ図の処理１６２においてメモリーに書込まれ
た第２トラツクのデータが有効データとなる。ＯＫフラ
グがリセットになっていると、処理１７１で１バイトの
データを読取り、判断１７２においてこのデータ及びバ
ッファーメモリー内の第１トラツクの対応データ及びメ
モリー内の第２トラツクの対応データとから成る６つの
データ中の２つの一致検出が行われ、一致検出があると
処理１７６で一致データをメモリーに書込む。この多数
決、による良データの抽出作業は１２８バイト分行われ
、全部終了すると判断１７４の終了検出により１つのプ
ログラムセグメントの読取りが完了する。もし判断１７
２で一致検出がなかったならば、処理１７５でエラー表
示、ＶＴＲの巻戻しが行われ、同一プログラム゛が書込
まれたテープ上め別のブロックの読取りに進む。

上述のような多数決を行う場合、１２８”イトの各デー
タを読取る途中に１バイトのリードドロップが生ずると
、それ以後データの配列がずれてしまい、多数決をとる
ことが困難になる。本実施例では、データ読取りの際に
既述のように第１５図のビットカウンタＣＤの出力の６
ビツト信号にの立上りでフラグを立てて１水平区間内の
１バイトデータを取込むようにしている。従って、ビッ
トドロップが多いとき、・７６ビツト信号によるフラグ
が立たなくなり、１バイト分のデータが欠損することが
ある。この欠損データに対応するメモリー領域には次に
続くデータが埋められるので、欠損データが生ずるごと
にデータ配列が次第にずれて来る。例えば、データＤ１
、Ｄ２、Ｄｓの配列を読取る場合、６重書きトラノも０
０．０１．０２の読取シデータとして次の表１状態が起
こり得る。

表　　１ トラック　　　　データ ００　　　　　　Ｄｔ　、　Ｉ）ｔ　、　Ｄｓｏ　１　
　　　　　Ｄｌ、　Ｄｓ、？ ｏ２Ｄ２、Ｄｓ、？ 上表でトラック００の読取シは正常に行われ、トラック
０１ではデータＤ２が欠損し、トラック０２ではデータ
Ｄ１が欠損している。従って表１の６本のトラックの読
取りデータに対して多数決論理を適用すれば、その実行
が困難になったり、或いは誤データを正データと見なす
不都合も生ずる。

このため本実施例では、上記６ビツト信号でフラグを立
−ｃるノ・−ドウエアによるデータ取込みと、ソフトウ
ェアによるデータ取込みとを併用している。第１９図の
判断１４０．１４３・・・におけるデータ読取りのため
のフラグを見るループのプログラムは次のようになって
いる。

ＬＤ　　　　Ｃ，７Ｅ ＯＰ ＯＰ ＯＰ ０Ｐ ＩＮ　　　　Ａ、（読取り） まずＣレジスタに例えば７Ｅ（１６進数）をセットし、
次にＡレジスタのＭＳＢに６ビツト信号ｋ（フラグ）を
取込む（ＩＮＡ、）。このＭＳＢは符舟ビットであって
、これが１（ネガティブ）であればフラグが立ったこと
になり、１水千区間の１バイトデータが第１５図のシリ
アルーツやラレル変換器５［）を経てコンピュータ（３
）に取込まれる。

次にインクリメント（ＩＮＣ）ＣでＣレジスタの内容が
＋１だけ増加され、更にオア（ＯＲ）Ｃで、Ａレジスタ
とＣレジスタとのＭＳＢのオアがＡレジスタに入れられ
る。この結果で、ＡレジスタのＭＳＢが０（ポジティブ
）であれば、ス手−トメント番号Ｄ１２８にジャンプし
、再び６ビツト信号ｋ（フラグ）の検出を行う。フラグ
が立てばＡレジスタのＭＳＢが１″となってフラグの検
出ループか、ら抜は出し、４回のＮ０Ｐ（ノーオペレー
ション）による遅延を経てＡレジスタへのデータの読込
み命令（ＩＮ、Ａ）が出される。なおＮＯＰによる遅延
は第１９図の処理１４１．１４４・・・・・・における
遅延処理に相当し、この間マイクロコンピュータは６ビ
ツト信号のフラグが立って□から８ビツト目の到来を待
っている。データの取込み及びそのチェック及びメモリ
ーへの転送が終了すると再びＣレジスタにプリセット値
が入れられる。

もしビットドロップアウトが生じていて６ビツト信号の
検出によるフラグが立た−なければ、フラグの検出ルー
プが動作し続け、このループが１回実行されるごとにＣ
レジスタの内容が＋１増加するので、例えば４回目にＣ
レジスタのＭＳＢが桁上りによって１”になる。そして
次のＯＲＣでＡし゛ジスタのＭＳＢに”１’（ネガティ
ブ符号）が入るので、検出ループから抜は出てデータ取
込みが行われる。このため、ビットドロップアウトが生
じて６゛ビツト信が形成されなくても、一定時間後にデ
ータが取込まれるので、データ欠落が生ずることがなく
、従って、多数決論理を有効に働らかせることかできる
。すなわち、次の表２の如く、誤データ×があってもデ
ータ順序がずれることがないから、多数決によって良デ
ータを抽出することができる。

表　　２ ト、ラック　　　　　データ ［１０’Ｄ＋　　Ｄｔ　　Ｄｓ ｏｌ　　　　　　Ｄ＋　　　×　　Ｄａ０２　　　　　
　ｘ　　　Ｄｔ　　　Ｄ３多数決　　　Ｄ、″　Ｄ、　
　Ｄ。

Ｃレジスタにセットするループ回数は次のように定める
。すなわち、読込みフラグの検出ループの１回の実行時
間が例えば７．２５μｓｅｃであれば、６６．５μく（
ループ回数）ｘ７．２５μｓ＋（他の実行時間）く６６
．５μｓ　＋　７．２５μｓ すなわち６３．５μｓ　（Ｉ　Ｈ）＋αの時間がたてば
、フラグが無くてもデータが取込まれる。そして次のデ
ー多読込みで、フラグが正常に立てば、６３．５μＳ十
αの時間経過前にデータ取込みが行われる。このとき６
ビツト信号ｋをフラグとするデータ取込みのタイミング
に、上記の時間計測を行うソフトウェアのタイミングが
同期結合（再同期）される。なお６他の実行時間”とは
、マイクロコンピュータ内で行われるエラーチェック、
データ転送等に要する時間で、 （他の実行時間）　＋　（２８７，２５μ８）＜６３．
５μｓを満足する必要がある。すなわち、１）−ドドロ
ップが生じたとき、６５．５μｓ＋αの時間経過でデー
タを取込むので、次の読取り作業で６３．５μＢ以内に
取込みのフラグを検知するループに飛び３Δむためには
、６６．５μＢからループ実行時間の２倍を引いた時間
よりも“他の実行時間”を短く見込、む必要がある。こ
の他の実行時間は例えば６８μＳ程度であってよい。な
おデータ読取りの許容時間よりもフラグを検知するルー
プ（第１９図の処理１４０）の実行時間を短くする必要
力；ある。

（以下余白、次頁につづく。） 本発明は上述の如く、映倖信号再生装置の再生出力のプ
ログラムｔたはデータを構成するビットに同期したクロ
ックパルスを形成し、このクロックパルスを１水平走査
区間ごとに計数して、その計数値が所定数に達するごと
に計算機にデータ読込み指令を４えると共に、前回のデ
ータ読込みから、所定時間の経過前に上記読込み指令が
無いとき、この時間経過の検出によってデータを−込む
ようにしため１ら、再生出力のデータにビットドロップ
アウトがあってもデータ読込みが必ず行かれる。

従って、データ欠損（欠落）が生ずることがなく、読込
みデータの処理（多重書込みデータの多数決抽出や誤り
１正）等を支障なく行うことができ、極めて信頼度９高
いデータを得ることができる。

【図面の簡単な説明】

第１図は本発明のＶＴＲ制御システムにおいて用いられ
るビデオテープに記録された情報を示すテープの平面図
、第２図はＶＴＲ制御システム全体のブロック図、９３
図はビデオテープ上のトラックパターンを示すテープの
平面図、諏４図はビるアドレス、プログラム等 のディジタル信号のフォーマットを示す波形図、゛第５
図はフィールドごとのデータの書込みフォーマットを示
す線図、第６図はテープ上のプログラム書込み領域の舎
トラックを示す１１１図、ｊＩ７図はプログラム・−ブ
ロックの の゛テープの平面図、第８Ａ図及び＄８Ｂ図は夫々デー
タ記鎧部に損傷のあるテープの部分平面図、第９図はデ
］りのずらし記録を訝明するためのり４　ｂチ’ｒ　−
）、第１０図はマイクロコンピュータのＩ１０インター
フェース回路に含すれるデータ書込み回路のブロック回
路図、第１１図はその動作波形図１第１２図及び第１３
図はデータ書込み時のマイクロコンピュータの制御プロ
グラムを示すフローチャート、第１４図は マイクロコンピュータのイニシャルローダのプログラム
を示すフローチャー）、総１５図はマイクｏ　＊、、　
７．　ｔ’　：Ｌ−タ（Ｄ　Ｉ　／　０　イｙ　５１−
７　ｘ　−含まれるデー、夕読増り回路のブロック回路
図、第１６図は第１５図の回路のデータ読込みのための
プログラム−１込み動作を説明するためのタイムチャー
ト、第１７Ｆｇはこの割込み動作を説明するための７０
−チャート、第１８図は第１５図の回路のデータ読増り
動作を詩明するタイムチャート、第１９図はデータ読取
り動作を説明するフローチャート、第２０Ａ図〜第２０
０ｇは夫々マイクロコンピュータにおけるデータ読増り
のチェック作業のフローチャートである。 なお図面に用いられている符号に訃いて、（１１−−−
−−−−−・・・・・・・ビデオテープ（２）−・・・
・・・・・・・・−ｖ’ｒ’ａ１３＋・・・・・−・・
・・・・・・マイクロコンピュータ（４１・・・・・・
・・・・・・・・・０ＰＵ（５）−・・・・・・・・・
・・・・・ＲＯＭ（６１・・・・−・・・・・・・−Ｒ
ＡＭ四・・・・・・・・・・・・・・・ＦＭ復調器６υ
・・・・・・・・・・・・・・・ピットカウンタである
。 代−人　上屋　膀 ｌ　　松゛村　修

Claims (1)

【特許請求の範囲】
1. テープ状配録媒体を用いた映像信号再生機から計算機が
   扱うプログラムまたはデータを読堆るようにした情報読
   取りシステムにお゛いて、上記映倫信号再生機の再生出
   力のプログラムまたはデータを構成するビットに同期し
   たクロックパルスを形成する手段と、上記クロックパル
   スを１水平走査区間ご２に計数して、その計数値が所定
   数に達するごとに上記計算機にデータ読込み指令を与え
   る計数手段と、上記計算機のデータ読込み動作に同期給
   金され、前回のデータ読込みから所定時間の経過を検出
   する手段とを夫々具備し、上記所定時間の経過前に上記
   データ読込み指令が無いとき上記検出手段の出力でもつ
   τデータを絖込むようにした情報ｖｔＭＩＬリシステム
   。