JPS5848251A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はテープ状記録媒体を用いた映像信号配録再生機
と計算機とから成る情報処理システムに関し、特にビデ
オテープレコーダとマイクロコンピュータ七が結合され
、磁気テープに記録されたプログラム情報がマイクロコ
ンピュータにｌｌ！取られ、このプログラム情報に基い
て上ｉｉ’ＶＴＲの再生態様が制御されるようにしたＶ
ＴＲ制御システムに用いて最適なものである。

ＶＴＲを用いた教育システムが学校教育に導入されてい
る。このようなシステムにおいては、一般に教育スケジ
ュールに合わせて必要なビデオ情報゛を再生するように
ＶＴＲを苧動操作する場金が多く、教育１１にとって大
きな負担になっていた。

本発明はこの問題にかんがみ、マイクロコンピュータ勢
の計算機と、ＶＴＲ等の映倫信号記録再生装置とを結合
して、教育スケジュールに従った映倫情報の再生が自動
的に行われるようにした教育システムを確立することを
その第１の目的とする。この目的のため本発明では、情
報の読取り不良を少な（するために、映像信号のフィー
ルドごとに形成されるテープ状記録媒体の複数の連続し
たトラックの夫々に同一の情報セグメントを重被して記
−すると共に、情報セグメントの夫々を各トラックの一
端から夫々異なる距離だけずらして記録している０ 以下本発明の実施例を図面を参照して説明する。

この実施例のＶＴＲ制御システムでは、ビデオチー！上
のビデオトラックにＶデオ信号とマイクロコンビ具−夕
のＣＰＵＫ対するデセグ２ム情報とを記録しておき、再
生時に上記テープ上のプログラム情報に基き、上記′ビ
デオテープ上のＶデオ信号の再生態様を制御するように
構成さ些ている。

またテープ上に記録されたＶデオソースを検索するため
に各トラックにはアドレス情報が記録されている。

このようなＶＴＲ制御システムは例えば自動車連転教習
所における教育システムの中に導入する仁とができる。

第１図はこのシステムにおいて周込られるビデオテープ
（１）に記録された情報を示すテープの千藺図である。

Ｃデオテーデ（１）ｋは生徒のレベルに応じて区分され
たビデオソースＳ、ＳいＳ、・・・・・・カ記Ｑされる
。を九これらのビデオソースＫＩＩＩＩしてシステム制
御用のｆｃｒグラムＰいｐ、　、　ｐ、−・・、・・、
・・が書込まれている。これらのプログツムはマイクロ
＊　ｙ　ｆｓ−−ｆｉ　ニｏ　−ｋ”ｇｔＬ、”マイク
ロコンビ具−タは仁のプログツムに応じた動作を行い、
これｋよってシステム全体のコントロールが行われる。

各プログラムには、生徒に対する質問を行うプログラム
が會すれ、更にこの質問に対する生徒の回答（キー人力
操作）に応じて１次に必要とする情報のサーチ及び再生
を行うプログツムが設けられている。特に第１デ四グラ
ムＰ、には、他のプログツムＰａ　−Ｐａ　・”　・・
・のテープ上のアドレスの情報が書込まれていて、第１
デ四ダツムがマイクロコンビエータにロードされる際に
、これらのアドレスデータがマイクロコンビエータに覚
え込まれる。とのアドレスデータに基いて必要な情報の
サーチが行われる。

第２図はＶＴＲ制御システム全体のプルツク図である。

ＶＴＲ（２）は！イクａコンビ為−タ（３）と結合され
、ＶＴＲ（２）のチー・デに書込まれたプログツムをマ
イクロコンピュータ（３）が取シ込み、再びこのプロダ
ラムに基いてマイクロコンピュータ（３）がＶ　Ｔ　Ｒ
（２）の動作を制御する。

マイクロコンビ≧−タ（３）は周知の如＜、ＣＰＵ（４
）（中央処理装置）、ＲＯＭ（５へＲＡＭ（６）及びこ
レラを結合スるデータバス（７）　Ｌアドレスデータ（
８）ヲ備えている。ｔたマイクロ；ン♂為−タ（３）ト
、外部のキー人力装置（９）及び印字出力装置Ｑｌとを
結合するＩ１０インターフェース回路αυＱ３が設けら
れている。ＶＴＲ（２）は拡張がｍ−を備えるＩ１０イ
ンターフェース回路０を介してマイクロコンピュータ（
３１のＣＰＵ（４）、ＲＯＭ（５八ＲＡ　Ｍ　（６）と
結合される。ＶＴＲ（２１としては＝ンシェーマ用ＶＴ
Ｒを無改造で用いることができる。

第３図はビデオソース（１）上のトラック／ｌターンを
示すテープの平面図である。テープ上の各トランクＣ！
ｉＩにはトラックの絶対番地を示すアドレスａｅが各働
直ブランキング区間に書込まれている。ｔたプログツム
及び制御に必要なテープは映像信号区間において同期信
号が付加された状態で書込壇れる。

第４図はビデオテープに記録されるアドレス。

プログラム等のディジタルデータのフォーマットを示す
波形図である。この実施例では１水平区間のデータ記録
ピット数を８ビツトにして、マイクロコンピュータ（３
）のＣＰ　Ｕ　（４）の取扱いビット数ト合わせている
。

データは第４図に示すように１水平区間の４０μ蘭の領
域にわたってＦＭ変調して記録される。

ＰＭ変−されたデータの＠１ｍは１ビツト内で立上）マ
九は立下シの遷移を有し、ｔたデータ“ｏｍはこの遷移
を持たない。

第５図はフィールドごとのデータの書込みフォーマット
を示す線図である。第５図の各縦線唸１圃面のラスター
を形成する各フィールＰｔ示し、夫々の目盛紘水平走曹
番号を示している。アドレスデータは喬直ブランキング
区間（Ｖ−ＢＬＫ）の第１２〜第１４水平区間（Ｈ）に
わたって書込まれる。従ってアドレスデータは一直同期
信号の直後の無信号区間に挿入されるので、再生！ＩＩ
ｍへの影響は全く無い、各アドレスは３バイト＜８ビツ
ト×３）のデータであるが最初の２Ｃツトはシンクビッ
トに用いられ、３番目のビットはアドレスデータのノ臂
すテイチェックビットとして用いられる。従ってアドレ
スデータ自体ｒ！２１ビットで、これで約１０時間分の
テープ長のトラックに対応する番地付けを行うことがで
きる。

上記シンクビットはトラック上の情報の種類を指示する
ために用いられ、ｒｏｏＪが通常のビデオ情報であるこ
とを示し、「１１」がグログレム情報であることを示し
ている。

第１図のビデオテープ（１）上のデはグラム挿入区間Ｐ
＊　−Ｐａ・・・・・・では、ビデオ情報の記録区間Ｓ
い龜・・・・・・が終了した後、第５図に示すように約
６２フイールドの間隔を置いてプログラムデータが書込
まれる。この６２フイールドの区間では、各フィールド
の第５７Ｈ〜第１８４Ｈに１２８バイトＯ〆さ−プログ
ツムコードが書込まれる。この〆ミーデログツムの記録
によってＶＴＲ（２）の記録回路は実際のプログラムデ
ータを安短に記録し得る状態に準備される。

プログツムコードが書込まれるフィールＶにおいてａ、
ｇ５７ＨにシンクＩ？ターンＦＦ（オールシンク／中タ
ーンは書込みの際に既述の如＜ＦＭ変調されるから、は
ぼ２００　ＫＨｚで８周期の矩形波信号として記録され
る。

プログラムコードは１２８バイトずつ複数のトラックに
分割して書込まれるが％１本のトランクで読取シ誤シが
あると読取られ九デａグツム全体が無効になるので、３
つの連続したトラツーｊの夫々に同一のプログツムコー
ドを書込んでいる。このためシンク／臂ターンＦＦの次
の第５８１１Ｋｔｉこれらの３つのトラックの識別を行
うための識別コードＦＮｒｏｏＪｒｏ１Ｊｒ０２Ｊが書
込まれる。

識別コードの次の第５９．６０Ｈには、グログラムをマ
イクロロンピエータ（３）のＲＡ　Ｍ　（６）に記憶さ
せるために、ＲＡＭの先頭アドレスを指示するストア・
アドレスデータＳＡが書込まれる。更に第６１．６２Ｈ
ｋは上記ストア・アドレスデータ８Ａ１２）誤シ検出及
び１訂正０ため０ＣＲＣ：ｔ−ドが書込まれる。

ＣＲＣコードの次には、１トラツク中に書込まれるｆＯ
ダラム長を示すデータが書込まれ、その後に第６４Ｈ〜
第１９１Ｈにわたって１２８バイトのプログツムコード
が書込まれる。このプロゲラムコ、−ドはプログラム全
体（例えば１にバイト）の一部を構成している。プログ
２人コードの次ニはＣＲＣコード（第１９２．１９３１
）が付加され、一連のプログラムデータの記録が終了す
る。

第６図はテープ上のグログ２ム書込み領域のトラックを
示す線図である。既述の如く、３本のトラック００．０
１．０２の夫々に同一の１２８バイトゾロダツムが連続
して書込まれ、１つのプログラム・セグメントｐ１が形
成されている。そして複数のｆＯ／ツ五Ｐｔ　−Ｐ雪、
ｐｓ・・・・・・の集金体が１つの７’ｏグツム・ブロ
ックＰ！ｌを構成している。１つのグログラムは２５６
バイト〜ＩＫ、＋イトの長さを有し、２５６バイトの場
合には、１２８バイトのセグメントに分けて夫々トラッ
ク３本ずつ計６本のトラックに書込まれる。ｔた１にバ
イトの場合には、２４本のトラックに書込まれる。

プログラムデータの読取〕の際には、ｔずプログラム・
セグメントの第１トラツク（識別コードｒ００Ｊ）が読
取られる。もし読取シ誤シがながり九なら、第２１．第
３のトラックに書込まれた同一グログラムの読取〕唸行
われない、ａシがあれば第２トラツク（コードｒ０１Ｊ
）のプログツムコードが行われる。　［２）ラックで更
に誤シがある・と、第３トラツク（コードｒ　Ｏ’　２
　Ｊ　）の読取ルが行われる。

１つのプロゲラムコ トラツクまで読取）誤〕があった場合には、プログラム
の１部が欠損し、グログラム・ブロック全体が無効にな
る。このため第７図めテープ平面ｉＫ示すように、１つ
のプログｙム・ブロックＰｎと同一のグログラム・ブロ
ックＰｎ’＊Ｐｎ’が隣接し九領域に書込まれている。

もし１つのグログラム・ブロックＰ亀において、プａ／
９ム・セグメントに読取）誤シが生じたならば、テープ
の巻戻しが行われ、グログラム・ブロックＰｎ’が読取
られる。更にこのｆａツクＰｎ’−において読取）不要
が生じた場合には、再び巻戻しが行われ、次のプログラ
ム・ブロックＰｎ’が読取られる。

第８Ａ図及び第８Ｂ図は損傷のあるチー！の部分平面図
で、第８Ａ図では傷■やｆミなどにより、連続した２〜
４フイールド（トラック）において、黒丸に示す夫々同
一の水平区間で読取シネ良が生ずる可能性が大である。

を九！８Ｂ図では、テープ走行系で生じたテープ長手方
向の傷ｒ４によシ、相当に長いフィールｙにわたって同
一の水平区間で読取り不良が生ずる。ｅの場合、黒丸で
示すようＫＱ取シネ曳が生ずるフィールＰと生じないフ
ィールドがある。

この上うま読取９不良として、下記のよう表場合を想定
しなければならない。すなわち、１フイールド内では、
２バイト以上（２水平区間以上）の読取シネ曳が生じる
ヒとがあ）、ｔたこの不良バイトが３フイ一ルド程度に
わたって同一水平区間で連続して生ずる場合がある。そ
してこの読取多不良のデータは複数ビットに及び、ｍｂ
訂正が不能な欠損データ（データのド四ツブアウト）と
して対処しなければならない、なお、同一フィールド内
で、２バイト以上の連続し九不嵐データが生ずる可能性
はかなシ低い。

この条件を考えて本実施例では、第９図Ａ〜Ｃに示すよ
うに同一内容のデータが記録される３つの連続したトラ
ック（識別コードｒ００Ｊｒ０１　Ｊｒ０２Ｊ）で、各
データがずれて記録されるように・している、ヒの操作
によシ、３本、のトラック上の同一水平区間で読取シネ
曳が生じても、同一データが不良になる確率は極めて低
下する。従って再生時に−３つのデータのうちの２つの
一致を検出する多数決論理を用いて極めて信頼性の高い
曳データを抽出することがで愈る。

次にビデオ情報及びプログツム情報の書込みＫついて説
明する。第１０図はマイク四コン、♂エータ（３）のＩ
１０インターフェース回路ｆ１３１に訃けるデータ書込
み回路のフロック回路図で、第１１図はその動作波形図
でああ。

第１０図の入力端子面には、テープ（１）に記録すぺｔ
！ｉｖデオ信号ａ信号光られる。このＶデオ信号ａはシ
ンクチツプクツンデ回路側に送られ、ζこで同期信号の
先端レベルが所定の基準レベルにクランプされる。クラ
ンプ動作に必要なりランｆ、臂ルスとしては、入力ビデ
オ信号ａ中の同期信号５ＹＮＣ（第１１図人）が用いら
れ、この同期信号は同期分離回路ａ優によってビデオ信
号ａから分離して得られる。クランプされたビデオ信号
線切換スイッチＣ！Ｉｔ介して合成回路四に送られ、更
に出力端子（２）から第２図のＶＴＲ（２）ｉｃ送られ
る。

記録すべきアドレスデータ及びプログツムデータは、第
２図のマイクロコンＣ為−タ（３）のデータバス（８）
のラインへ〜珈からＩ＃ラレル→シリアル変換器四に送
られ、ζζで第１１図Ｆのようなシリアルデータｂに変
換された後、ＦＭ変調器（２）で第１１図Ｇに示すＦＭ
データＣに変調される。　ＦＭデータＣはアンドゲート
四を通って合成回路（２）に送られ、ζこで同期信号が
付加されてから、出力端子（２）に導出される。

ノ９ラレル→シリアル変換及びＦＭ変調は、マイクルコ
ンピュータ（３）のクロックラインから得られる４ＭＨ
ｚのり目ツクＣＫに同期して行われる。このり、ロック
ＣＫｔｉ分周及びタイミングコント０−ル回路■に供給
され、ここからＦＭ変調に必要な１／１０分周クロック
ＣＫ１（第１１ＥＢ）、１／２０分局りａツクＣＫ２　
（第１１図Ｄ）がＦＭ変調器（財）に送られ、またＩ譬
うレル→シリアル変換に必要な１７２０分周りｙｘツク
ＣＫ３　（第１１図Ｃ）　カッ４９　Ｌ／ル→シリアル
変換器−に送られる。。

また分周及びタイミングコントロール回−路旬において
は、ＩＩ　Ｉ図Ｅに示すデータエリア信号ｄが形成され
る。このデータエリア信号ｄは１水平区間内のデータが
挿入される区間を代表し、この区間においてＦＭ変調器
９４を動作させるためにＦＭ変調器（２）に送られる。

またこのデータエリア信号ｄは、ＶＴＲへのデータ書込
みが終了した時点で次のｒ−夕を送れという指示信号と
して、バッファに）を介してマイクルコンピュータ（３
）のデータバス（８）に与えられる。な＄Ｐ！イクｔ１
コンピュータ（３）のデー、タパス（８）には、コンピ
コ・−夕内で記録ト２ツクのアドレスデータを作成する
ために、−期分離回路ａ１の出力の一直同期信号Ｖ−８
ＹＮＣがパッファーを介して与えられる。

記録すべきアドレスデータ及びプログラムデータは、既
述の如＜ＦＭ’変調Ｓ−でＦＭ変調されてから、アンド
ゲート四を経て合成回路四に送られる。ＦＭ変調器拡第
１１図℃のデータエリア信号ｄの区間で常に動作してい
るやで、実質的に無データの区間でもデータ１０”に相
幽する出力が形成されている。これがそのまま記録され
ると、本来のデータ″０”との弁別が回帰になる。この
ためアンドｒ−）四を開閉して、無データの区間におい
てＦＭ変調データが記録されないようＫしている。−ア
ンドｒ−）（２）の開閉は、Ｒ８フリツデフ關ツブ四の
出力に基いて行われる。この７リツデフロツｆ＠は、！
イクｐ−ン♂具−夕（３）のアドレスバス（７）のライ
ンん〜〜を介して供給されるアドレスデータ（コンピュ
ーター内で用ｉられているアドレス）ヲアドレスデコー
ダーにおいてコード変換した信号８０Ｈ，８１Ｈ（１６
進数）によってセット及びリノーットされる。上記アド
レスデータハ、マイクローン−エータ（３）ｋおいて記
録データをデータバス（８）　Ｋ乗せるときにＣＰ　Ｕ
　（４）からＲＡ　Ｍ　（６）に与えられるアドレス情
報でもある。

アンドゲート（２）から合成回路＠に送られたプログラ
ムデータ及びアドレスデータは、こむで同期信号が付加
されてテレＶジ冒ン信−１ｔとしてＶＴＲ（２）に送ら
れる。すなわち、第１０図に示すように、同・期分離回
路（ＩＩにおいて外部からの入カビデオ信号ａ中の同期
信号８ＹＮＣが抽出される。こめ同期信号は、水平分離
回路ｏｆＪを経て分周及びタイ電ンダ回路斡にクリア信
号として供給されると共に。

レベル・イン♂−ダンス変換器（財）を通ってシンクチ
ップクランプ回路（至）に送られる。このシンクチップ
クランプ回路（至）Ｋは、既述のビデオ入力側のシンク
チップクランプ回路ａ・と同一のクランプ電位が与えら
れている。９ｔつで、クッンデ回路（至）の出力は第１
１図Ｈに示すように記録すべきビデオ信号と同じレベル
Ｌにその同期先端がクランプされている。このクツンデ
回路（至）の出力は、切換スイッチａｌｔ−通って合成
回路＠に送られ、第１１図Ｉのように記録データｅＫ付
加される。

この記鍮方弐によれば、曾デオ記録区間とデータ記録区
間とでテープ上の同期信号の記録跡は完全に揃えられる
。従って、ＶＴＲ（２）ａ安定に記録動作を行い、また
再生動作４安定している。

切換スイッチ翰の切換えは、アドレスデコーダ曽の出力
８２Ｈ（１６進表示）を入力とするトグル形ツリツデ７
四ツデ（至）の出力によって制御される。すなわち、ぜ
デオ信号が記１１−ｇれるときには。

第１２〜第１４水平区間及び第２７５〜２７７水平区間
において切換スイッチ（至）が接点（２０ｂ）　の側に
接続され、トラックアドレスデータに同期信号が付加さ
れる。またプログラムデータが記録されるときにれ、既
述の如くプログラムデータの記録フィールドの約３２フ
イールド前に切換スイッチ（至）が接点（２０ｂ）の側
に接続される。

以上のようにして第１図に示すビデオテープ（１）が作
成される。テープ（１）への情報記録は全てマイクロー
ンビエータ（３）のプログラムに基いて制御される。そ
のプログラムの一例は１例えば第１２図のフローチャー
ト如くである。

すなわち、マイク田＝ンｅ二一夕はまず垂直同期信号Ｖ
−８ＹＮＣの到来を待っていて、第１２図の判断１００
でＶ　−５ＹＮＣの到来が検出されたら、次に３００μ
の遅延処理１０１を行い、アドレスデータを書込む（処
理１０２）、次に判断１０３でトラック識別コードＦＮ
の判別を行い。

Ｆ’Ｎ−００で奉れば、遅延処理１０６ｔ−行って第９
図人の如くにプログラムデータの書込み（処理１０７）
を行う、ＦＮ−０１であれば、遅厖処理１０５ど１０６
を行い、第９図Ｂの如くに遅嶌量２でプログラムデータ
を書込み、またＦＮ＝０２であれば、遅延処１１１０４
〜１０６を行い、第９図Ｃの如くに遅蔦量３でプログラ
ムデータを書込む、この結果、すらし記録が行われる。

アドレスデータ及びプログラムデータの書込みは、第４
図の約４０＃畠のデータ領域において行われゐ、このた
め第１０図のアンドｒ−）■の開閉は第１５図のツ四−
チヤードの如く制御される。

すなわ゛ち、第１３図の判１１１１０でデータエリア信
号ｄ（第１１図１８）の高レベルＨ及び低レベルＬの判
別が行われ、データエリア信号が低レベルになると、処
理１１１において第２１１のＣＰＵ（４）からＲＡ　Ｍ
　（６）にデータ１の送〕出し命令が出され、データ１
がデータバス（８）に送〕出される。ｔたこれと共に、
第１０図の７ドレスデコーメ曽から信号８０Ｈが出力さ
れ、データバス（８３上のデータ１が／ｆラレル→シリ
アル変換器（２）にロードされ島。

また信号８０Ｈによって７リツデフ一ツｆｇｓがセット
され、ｒ−）に）が開かれて、データ１の書込みが実行
される。データ１の書込み期間Ｄ１は、次の判断１１２
においてデータエリア信号が低レベルになったことを検
出するまで継続される。

判断１１２がＹ（イエス）ｋなると、次のデータ２の書
込み期間Ｄ２に入シ、上述と同じように処１１１１５で
データ２の送〉出し、ロード、フリツプフ四ツデ四のセ
ットが行われる。必要なデータの書込みが終了すると、
処理１１５に、おいてアドレスデコーダ曽から信号８１
Ｈが出力され、フリッｆ７０ッ茅−がすセットされて１
フイールドの書込みが終了する８次に判断Ｊ１に戻って
次Ｏフィールドの書込みが実行される。

次に第１図のびデオテーデ（１）の再生制御について説
明する。

既述（Ｄ如＜　Ｖｒｋｆ−７”（１３Ｋｔ！、ＶＴＲ（
２１０再生を制御するｆｔｌグッムＰ朦−Ｐｌ”・・・
・が書込まれている。ＶＴＲの再生を開始したとき、ま
ず第１ｆ四゛グ２ムＰ１が読敗られてマイクローンピ工
−タ（３）のＲＡ　Ｍ　（６）に取込まれるが、この第
１プｐ゛グラ入を読゛込むためＯｆログラムが、第２図
に示すマイ１０＝ン♂エータ（３）のＩ１０インターフ
ェース回路ａ３の拡張が−ドに設けられたＲＯＭに書込
まれている。この固定７”０／！９＾を記憶したＲＯＭ
はイニシャルローＩとｆｆｔｆれる。

第１４図はイニシャルロー〆のデｏ／ッＡ４−示すフロ
ーチャートである。ｔず制御システムをスタートさせる
と、処理１２１でメツセージ情−が例えば第２図の印字
装置（ＩＩＫ出方される０次に頭出しル、−チンＬ１に
入シ、処理１２２で再生トラックの現在アドレスの読取
〕が行われる。読取られたアドレス祉判［１２３で第１
グログラムが書込まれている目的アドレスと比較される
。この第１ｆログラムのアドレスはどのテープについて
も同一である。

目的アドレスとの比較結果がＮ（ノー）であるならば、
処理１２４でＶＴＲの巻戻しｔ九は早送シが行われ１頭
出しルーチンＬ１が続行される。

判断１２３の結果がＹになると、頭出しルーチンが終了
し、処理１２５で第１ｆｖｓグツムＰ１の読取９及びＲ
Ａ　Ｍ　（６）への書込みが行われる。

第１５図はマイクロコンビ為−夕のＩ／Ｑ４／ターフエ
ース回路に含まれるデータ読取ｐ回路のプ四ツク回路図
で、また第１６図は第１５図のデータ読込みのためのプ
ロダラム割込み動作を説明するためのタイムチャートで
、第１７図はこの割込み動作のフローチャートである。

第１５図に示すように、制御されるＶＴＲ（２１ａリモ
ートコントロール（リモコン）端子（ロ）を備え、ζζ
にマイクロ；ンピエータ（３）のリモフン制御出カライ
ン（至）の制御信号ＲＣかり４ラン制御回路（至）を介
して供給されることくよ〉、早送〉、巻戻し、再生、高
倍速再生（ピクチャーサーチ）等のリモコン制御が行わ
れる。

Ｖ　Ｔ　Ｒ（２）の再生出力・状ぜデオ切換回路−を介
してモニターＱＩＫ送られる。ビデオ切換回路（ＩＩＪ
Ｋは、コンビエータによって形成されるビデオ信号Ｃｖ
が端子的から供給され、ＶＴＲ（２）の再生映像画゛力
・が無いときに杜、メツセージ、質問等の表示が上記ぜ
デオ儒号ＣＶＫ基いて行われる−ように切換回路Ｑｌが
制御される。

Ｖ　Ｔ　Ｒ（２）の再生出力・からデータ（アドレスデ
ー１１．７”０１５）Ａデータ）をマイ１０＝ン♂エー
タ（３）で読取〕、かつ必要なデータを記憶するには。

まず！イクレーン♂エータ（３）に対してデータ読込み
のための割込み要求（インターラデト・リクエスト）が
成される。ζ６割込み要求によってマイ１０＝ン♂エー
タ（３）の動作形態杜、メイングログラムＴｈラデータ
読込みのプログツムルーチンに？１換わる１０割込み要
求状再生信号ｅ中の―直同期信号Ｖ−８ＹＮＣととに行
われる。すなわち、ＶＴＲ（２）の再生信号が同期分離
回路１３に送られ、とζで分離された画直同期信号Ｖ−
８ＹＮＣ（第１６図人）がインター２デト・コントルー
ル回路（財）に与えられる。このインター２デト・；ン
ト四−ル回路（ロ）ハ１例えばＲ８フリップフロップで
構成され、そのセット入力にＶ−８ＹＮＣが供給される
ことによシ、そのＱ出力において低レベルの割込み要求
信号ＩＲ，ＲＢＱ（第１６図Ｂ）が形成される。こｏｍ
号はマイクロコンピュータ（３）の端子（至）に与えら
れ、マイクロコンピュータ（３）に対して割込み要求が
行われる。

第１７図の７０−チャートに示すように、上述の如く、
まず判断１６０で一直同期信号Ｖ−８ＹＮＣの到来が検
知されると、処理１３１で割込み要求のセットが行われ
る。これによって；ンビュータ（３）は処理１３２で割
込みルーチンのプログラムを実行し、必要なデータの読
込みを行う０割込み解除は割込みルーチンのプログラム
によって行われる。すなわち、°必要なデータの取込み
が終了した時点で処ｆｌｊＡ１５５によって割込み要求
リセットが行われ、これによって割込み要求が解除され
るようにプログラムが作成されている０割込み要求解除
は、第１５図に示すマイクロコンピュータ（３）の端子
−からインターラデトΦツントロール回路（財）に割込
み要求リセット信号〜ＩＲ，Ｒ８Ｔが送られて、この＝
ントロール回路を構成するフリツデフ關ッグがリセット
され、第１６図Ｂの如く、割込１求信号が高レベルに復
帰することによって行われる０割込み要求信号が高レベ
ルになる・と、割込み禁止状態が解除されて１次の割込
みが可能になると共に、プログラムの実行がメインデ田
ダ２ムに移る（第１７図の命令１３４によるリターン）
。

通常のびデオ再生区間では、第１６図人及び８に示すよ
うに割込みルーチンＩＲ（ａ）においてＶ−８ＹＮＣ直
後のアドレスデータムＤＲが読取られてからメインプロ
グラムＭに復帰する。テープ上のデーダラム記―区間で
は、ｉｉｉ直同期信号で割込み要求が成さ°れてから、
第１６図Ｂの割込みルーチンＩＲ（ｅ）に入）、割込み
ｆｖｘグラムに基いたプログツムデータの読込みが終了
した時点でメインｆａグツムＭＫ復帰する。

次に第１８図は第１５図のデータ読取り回路のデータ読
取９時の動作を説明するタイムチャートで、第１９ＷＡ
はとの動作を説明すゐフローチャートである。

データ読取９時には、ＶＴＲ（２）の再生信号・（第１
８図人）はペデスタルクツンｆ／データスライサーＱ７
）に送られ、ζこでクツンデされると共Ｋｇ１８図ムの
レベルＵにおいてスライスされ、第１８図りのＦＭデー
タｆ（アドレスデータまたはプログラムデータ）が抽出
される。なおペデスタルクランプは、同期分離回路−か
ら得られる水゛平同期信号Ｈ−８ＹＮＣ（第１８図Ｂ）
を遅延回路（２）でもって第１８図Ｃの如くＣデオ信号
の一ツクポーチまで遅延させて得たクランプＩ々ルスｇ
に基いて行われる。

り２ンｆ／スライサーＱ？）の出力ｆａＦＭ復調器（４
優に送られ、第１８図Ｅに示す復調データｈ（＠１’が
高レベルで＠０１が低レベル）に戻される。なお、ＦＭ
データｆは既述のように自己クロックを持つ伝送信号で
あって、このデータｆ及びマイクＣＩ−ン♂具−タ曽の
り党ツクツインから得られる４　ＭＨｚのり四ツクＩ譬
ルスＣＫに基いてＦＭ復調器−内で第１８図ＰＫ示す８
ビット分のシフトクロック１が再生される。復調データ
ｈ及びシフトクロックｉはシリアル−パラレル変換器−
に送られ。

ζζでシフトクロック１の立上シどとに復調データーｈ
が８ビツトシフトレジスタに順次シフトされてａ４ラレ
ルデータに変換される。変換ＩａＦ４の出力の８ビツト
／々ツレルデータｊは、マイクａ＝ンビ為−タ（３）の
データバス（８）の各ラインに与えられる。

第１５図のシリアル→ノツレル変換器−からデ。

−タパス（８）に与えられたデータは、マイクロコンＣ
具−タ（３）のＲＡ　Ｍ　（６）内に取込まれる。デー
タ取込みのタイ電ンダ社第１８図Ｆの８ｖビットのシフ
トクロック１を計数するリフトカウンターの出力に同期
化される。一般には、−回のシリアル→Ｉ４ラレル変換
動作が終了するとと、すなわち８ビット分のシリアルデ
ータがシリアル→／譬ツレル変換４１に送シ込まれると
とく変換され九ノ臂うレルデータをＲＡＭＫ攻込むため
に、Ｖットカウンタ■は。

シフトクーツクを８ビツト計数するごとくタイミング出
力を発生するように構成される。しかし本実施例の制御
システムで線、上述の如く自己り冒ツク方式のデータ伝
送を行っているので、データに数ビットのドロップアウ
トがあると、１水平区間内で８ビツト分のデータが揃わ
ず、データの取込みが困難になることがある。　′ このためこの実施例では、Ｃットカウンタ■を８ｖツト
にし、その出力から第１８図ＧＫ示す６Ｖツト目で立上
ｊ）、９Ｎツト目で立下るような６ぜット信号ｋｔ得て
いる。この６ビツト信号にはトライステートバッファー
−を介してデータバス（８）Ｋ与えられる。このバッフ
ァー曽は！イク四＝ンｆエータ（３）の端子−に出力さ
れる読込み命令信号ＲＤＫよって導通状態とな〕、通常
は出力開放となっている。

コンー為−タ（３）内では、上記６Ｃット信号ｋをブラ
ダとしてデータの読込みが行われる。すなわち、第１９
図の７ｖＩ−チャー）Ｅｘすように、判断１４０で６ビ
ツト信号ｋが低レベルＬから高レベルＨになったことを
検知し、処理１４１での約６．７５μｍの遅ｇＪ６理後
に、処理１４２で１水平区間内のデータ１の読込みが行
われる。６．７５μ口の遅延はデータの８げット目の到
来を予測して設けられている。この読込み方式によれば
、１水平区間内で♂ットＰロツデアウトが゛２％８＃ッ
トあっても、少なくとも６ビツトのデータが到来すれば
必らず読込み用ブラダが形成され、ｆ−夕の取込゛みが
行われる。もちろんこのデータはＩＲｌ）データである
が。

既述の如く同一データが隣接する６本のトラックに書込
まれているから、誤シデータであることが判別されれば
１次のトラックまたは更に次のトラックから正しいデー
タを読取ることがで自る。

Ｃットカウンタ曽及びシリアル→／臂うレル変換器（至
）は、１水平区間内のデータの読込みが終了した時点で
、遅延回路−の出力の遅延水平同期信号ｇ（第１８図Ｃ
）によってクリア・される、遅延信号ｇによるクリアで
もって第１８図ＧＫ示すデータ読込み区間Ｒが確保され
る。完全−＆ｌ’ｌドツトタが読込まれる場合には、上
記読込み区間凡の矢印Ｍｌｎ〜’Ｗｉｍｇの位置でデー
タがＲＡＭに取込まれる。

１水平区間のデータ読込みが終了すると、第１９図の７
０−チャートの判断１４３．処理１４４゜１４５−・・
・・・のように次の水平区間のデータが読込まれる。な
おデータ読込みの７２ダを立てるタイ々ンダ紘再生デー
タの５ぜットＷＡまたは７ビツト目であってもよい。

このようＫして読込まれたデータはマイクロツンピエー
タ（３）内のバッファーメモリーに入れられ、ＣＲＣコ
ーＹＩＩＣよる誤りチェックを受け、ＲＡＭ（６）に書
込まれる。ＣＲＣによる誤）チェックは第８Ａ図及び第
８Ｂ図に示すようなテープ欠陥に弱く、また３重書きし
た３本のトラックから得られる３つの同一データ中の２
つの一致でもって嵐データを識別する多数決方式では、
読取シ欠損（データドロップアウト）があるとその論理
的根拠が薄くなる。特に、３重書きのうちの１つの１２
８バイトめ゛データプルツクを正しく読取っているにも
かかわらず、他の２つのブロックの双方Ｋ［があると、
多数決をとると読取シネ能という結果になる。

、このため本実施例では、第２ＯＡ−〜第２０Ｃ図に示
すようなＣＲＣによるＩＡシチェックと多数決論理との
併用で読取り不良の低減を図っている。

すなわち３重書きのうちの第１番目及び２’１目のトラ
ックについてはＣＲＣＫよる誤シチェックを行い、これ
らのチェックの双方で誤シ検出−があった場合には、３
１１目のトラックの読取シデータと前２回の読取）デー
タとから成る６つのデータ中の２つの一致を検出する多
数決が行われろ、第２０Ａ図は１番目のトラックでのデ
ータ読取シの７四−チャードで、ｔず処理１５０で１フ
イールド中の１２８／童イトデータを読取り、これをバ
ッファーメモリーに書込む６次に判断１５１でデータに
符加したＣＲＣ：ｆｆ−ドによる誤シ検出〜を行う、Ｗ
Ａシ検出があれば、処！１１５２でＯＫフラグをセット
し、無ければ処１１１５！ＳでＯＫ７？ダをリセットす
る。

２１１目のトラックで社、第２０Ｂ図に示すようにまず
判断１６０でＯＫフラグの判別を行い、これがセットで
あれば、処１１１６１でバッファーメモリー内の第１ト
ラツクの嵐データをメモリー（ＲＡ　Ｍ　）　（６）に
転送する。ＯＫフラグがリセットであれば、第１トラツ
クでのデータ読取シ及びチェックと同じことを第２トラ
ツクのデータに対して行う、すなわち、処理１６２で１
２８バイトデータを読取ってこれをメモリーに書込み、
次に判断１６３においてＣＲＣコードで誤シ検出を行い
、検出結果に応じてＯＫ７ラダのセット（処理１６４）
またはリセット（処１１１６５）を行う。

次に第３トラツクで杜、第２０ＣＩｌｌに示すように判
断１７０でＯＫフラグの判別を行い、これがセットであ
れば、第２０Ｂ図の処理１６２においてメ篭り一に書込
まれた第２トラツクのデータが有効データとなる。ＯＫ
フラグがリセットになっていると、処理１７１で１バイ
トのデータを読取シ、判断１７２においてこのデータ及
びパラツアーメモリー内の第１トラツクの対応データ及
びメモリー内の第２トラツクの対応データとから成る３
つのデータ中の２つの一致検出が行われ、一致検出があ
ると処理１７３で一致データをメモリーに書込む、この
多数決による良データの抽出作業は１２８バイト分行わ
れ、全部終了すると判断１７４の終了検出によ〕１つの
イログ２人セグメントの読取シが完了する。もし判断１
７２で一致検出がなかったならば、処理１７５でエラー
表示。

ＶＴＲ０巻戻しが行われ、同一プログラム゛が書込まれ
たテープ上の別のブロックの読取シに進む。

上述のよう量多数決を行う場合、１２８バイトの各デー
タを読取る途中に１バイトのり−ドｙｖｘッグが生ずる
と、それ以後データの配列がずれてしまい、多数決をと
ることが困難になる６本実施例では、データ読取シの際
に既述のように第１５図の♂ットカウンターの出力の６
ピツト信号にの立上シで７ツダを立上て１水平区間内の
１バイトデータを取込むようにしＣ％ｆｈる。従って、
ビットＶロツデが多いとき、６ｖビット信による７９グ
が立たなくなシ、１バイト分のデータが欠損することが
ある。この欠損データに対応するメモリー領域には次に
続くデータが雛められるので、欠損データが生ずるとと
にデータ配列が次第にずれて来る０例えば、データＤｓ
　、ＤＩ　−Ｄａの配列を読取る場合、５重書きトラフ
１．ＯＯ，０１，０２の読取シデータとして次の表１状
態が起ζシ得る。

表　１ トラック　　　　データ ００　　　　　　ＤＩ　−Ｄｍ　−Ｄｓｏｌ　　　　　
　　　Ｄ、、Ｄｈ？ ０２　　　　　　　　Ｄｍ−Ｄｓ、？ 上表でトラック００の読取りは正常に行われ。

トラック０１ではデータＤ、が欠損し、トラック０２で
はデータＤ、が欠損している。従って表１の３本のトラ
ックの読取りデータに対して多数決論理を一適用すれば
、その実行が困難になった〕、或いは誤データを正デー
タと見なす不都合も生ずる。

このため本実施例では、上記６ビツト信号で７ラグを立
てるバー間ウェアによるデータ取込みと、ソフトウェア
によるデータ取込みとを併用している。第１９図の判断
１４０．１４３−・におけるデータ読取シの丸めのフラ
グを見るループのｆＥ２グツムは次のようになっていゐ
。

ＬＤ　　　　Ｃ，７Ｎ ＯＰ ＯＰ ＯＰ ０Ｐ ＩＮ　　　　Ａ讐（読取〉） ｔずＣレジスタｋ例えば７ｇ（１６進数）をセツ゛トシ
、次にムレジスタのＭＳＢに６ビツト信号は符号ビット
であって、これが１（ネガティブ）であればフラグが立
ったことにな〉、１水千区間０１バイトデータが第１５
図のシリアル→／ｌラレル変換器輪を経てコンビエータ
（３）に堆込まれる。

次にインクリメント（ＩＮＣ）ＣでＣレジスタの内容が
＋１だけ増加され、更にオア（ＯＲ）Ｃで、Ａレジスタ
とＣレジスタとのＭＯＢのオアがムレジスタに入−れら
れる、この結果で、ムレジスタのＭＯＢが０（ポジティ
ブ）であれば、ステートメント番４ｊＤ１２Ｂにジャン
プし、再び６ビツト信号ｋ（）２ダ）の検出を行う、フ
ラグが立てばＡレジスタのＭＯＢが＠１”となって７ラ
グの検出ループから抜は出し、４回のＮ０Ｐ（ノーオ（
レーション）による遅延を経てＡレジスタへのデータの
読込み命令（ＩＮ、ム）が出される。なおＮＯＰによる
遅延は第１９図の処理１４１゜１４４−・・−ｋかける
遅砥処現に和尚し、この間マイクロコン゛はユータ拡６
ビツト信号のフラグが立ってから８ビツト目の到来を待
っている。データの取込み及びそのチェック、及びメモ
リーへの転送が終了すると再びＣレジスタにプリセット
値が入れられる。

もしビットドロップアウトが生じていて６ビツト信号の
検出によるフラグが立たなければ、フラグの検出ループ
が動作し続け、このループが１回実行されるごとにＣレ
ジスタの内容が＋１増加するので、例えば４回目にＣレ
ジスタの１１ｊｓＢが桁上シによって＠１ｍになる。そ
して次のＯＲＣでムし゛ジスタのＭＯＢに”１”（ネガ
テ、イツ符号）が入るので、検、出ループから抜は出て
データ販込み、が行われる。仁のため、ビットドロップ
アウトが生じて６ピツト信号が形成畜れなくても、一定
時間後にデータが取込まれるので、データ欠落が生ずる
ことが透く、従って、多数決論理を有効に働らかせるこ
とができる。すなわち、次の表２の如く、誤データ×が
あってもデータ順序がずれることがないから、多数決に
よって良データを抽出することかで龜る。

表２ ト、２ツク　　　　　データ ００　　　　　　Ｄａ　　Ｄａ　　Ｄｓｏｌ　　　　　
Ｄａ　　Ｘ　　　Ｄ畠 ０２、　　　　×　　Ｄ雪　Ｄ− 多数決　　　Ｄｔ　　Ｄａ　　Ｄａ Ｃレジスタにセットするルーｆ回数は次のように定める
。すなわち、読込みフラグの検出ループの１回の実行時
間が例えば７．２５μｓｅｃであれば、６３．５μく（
ループ回数）Ｘ７．２５μ鄭＋（他の実行時間）く６．
３．５４ｓ＋７．２５Ｊ１ｍ すなわち６３．５ｕｓ（ＩＨ’）＋ａの時間が九てば、
フラグが濡くてもデータが取込まれる。そして次のデー
タ読込みで、フラグが正常に立てば、６３．５−１＋α
の時間経過前にデータ取込みが行われる。このとｔ！ｉ
６ビツト信号ｋを７ラグとするデータ取込みのタイミン
グに、上記の時間計測を行うソフトウェアのタイ々ンダ
が同期結合（再同期）される、なお＠他の実行時間１と
は、マイク四コンピュータ内で行われるエラーチェック
、データ転送等に要する時間で。

（他の実行時間）　＋　（２Ｘ　７．２５−―）　＜　
６５．５μｍ管満尼する必要がある。すなわち、リード
ドロップが生じたとき、６５．５μｍ＋αの時間経過で
データを堆込むので、次の読１１作業で６５．５　Ａ　
１以内に取込みのフラグを検知するループに飛び込むた
めにはｓ　６５−５　ａ　ｍからループ実行時間の２倍
を引いた時間よシも１他の実行時間”を短く見込む必要
がある。この他の実行時間は例えば３８μＳ程度であっ
てよい、なおデータ読取）の許容時間よシもフラグを検
知するルーｆ（第１９図の処理１４０）の実行時間を短
くする必要がある。

（以下余白、次頁につづく。） 本発明は上述の如く、映倫信号のフィールドごとに形成
されるテープ状記録媒体の連続したトラックの夫々に同
一の情報セグメントを重複して記録するを共に、この同
一の情報セグメントの夫々を各トラックの一端から夫々
異なる距離だけずらして記録するようにしたから、テー
プの長手方向に沿った傷等で各トラックに多重書きした
同一のデータの同一部分が全て読取り不良になるのを防
止することができ、多重書きした被数のデータの２つの
一致を検出する多数決を行うときにより、極めて信頼度
の高い再生データを得るこきができる。

【図面の簡単な説明】

第１図は本発明のＶＴＲ制御システムにおいて用いられ
るビデオテープに配録された情報を示すテープの平面図
、第２図はＶＴＲ制御システム全体のブロック図、ｊ１
３Ｅはビデオテープ上のトラックパターンを示すテープ
の平面図、亀４図はビデオテープに記録されるアドレス
、プログラム等のディジタル信号のフォーマットを示す
波形−、第５図はフィールドごとのデータの書込みフォ
ーマットを示す線図、第６図はテープ上のプログラム書
込み領斌の各トラックを示す線図、第７図はフロクラム
・ブロックの多重書きを説明するためのテープの平面図
、［８Ａ図及び第８Ｂ図は夫々データ記録部に損傷のあ
るテープの部分平面図、第９図はデータのずらし記録を
説明するためのタイムチャート、第１０図はマイクロコ
ンピュ−タのＩ１０インターフェース回路に含まれるデ
ータ書込み回路のブロック回路図、第１１図はその動作
波形図、第１２図及び第１３図はデータ書込み時のマイ
クロコンピュータの制御プログラムを示すフローチャー
ト、第１４図はデータ読取り時のマイクロコンピュータ
のイニシャルローダのプログラムを示すフローチャート
、ｊ１！１５図はマイクロコンピュータのＩ１０インタ
ーフェース回路ｌＣ含まれるデータ読取り、回路のブロ
ック回路図、第１６−は第１５図の回路のデータ読込み
のためのプログラム割、込み動作を説明するためのタイ
ムチャート、第１７図はこの割込み動作を説明するため
Ｑフローチャート、第１８図は第１５図の回路のデータ
読取り動作を説明するタイムチャート、１１９図はデー
タ読取り動作を説明するフローチャート、第２０Ａ図〜
＠２００図は夫々マイクロコンピュータにおけるデータ
読取りのチェック作業のフローチャートである◎ なお図面に用いられている符°舊において、（１１・・
・・・・・・・・・・・・・ビデオテープ（２）・・・
・・・・・・・・−Ｖ　Ｔ　Ｒ１３；・・・・・・・・
・・・・・・・マイクロコンピュータ（４）・・・・・
・・・・・・・・−０ＰＵ（５）・・・・・・・・・・
・・−ＲＯＭ（６）・・・・・・・・・・・・・・・　
ＲＡＭａＳ・・・・・・・・・・・・・・・トラックｐ
、、ｐ、、ｐ、・・・プログラムデータ１）Ｉｌｌ）！
・・・・・・・・・プログラムセグメントである。 代理人　土産　勝 ｌ　　松材　修 第１１図 −３７４− 第１２図

Claims (1)

【特許請求の範囲】
1. テープ状記録媒体を用いた映倫信号配録再生機でもって
   計算機が扱うプログラムまたはデータの書込み及び／ま
   たは読堆りを行う−ようにした情報処理システムにおい
   て、映像信号のフィールドごとに形成される。上記テー
   プ体虻録媒体の複数の連続したトラックの夫々に同一の
   情報セグメントが記録されると共に、上記同一の情報セ
   グメントの夫々が各トラックの一端から夫々異なる距離
   だけ互にずれて記録される様にしたことを特徴とする情
   報処理システム０