JPS5849023B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS5849023B2 JPS5849023B2 JP52137948A JP13794877A JPS5849023B2 JP S5849023 B2 JPS5849023 B2 JP S5849023B2 JP 52137948 A JP52137948 A JP 52137948A JP 13794877 A JP13794877 A JP 13794877A JP S5849023 B2 JPS5849023 B2 JP S5849023B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- film
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製法に係り、金属蒸着膜から成る
電極をエッチング液から保護する方法に関する。
電極をエッチング液から保護する方法に関する。
一般に、半導体装置を組立てるにはPN接合を有する半
導体基体の少なくとも1つの主表面にオーミツクコンタ
クト用、およびロウ材接着用の電極を真空蒸着法等で形
成し、この電極上にさらに軟質のロウ材を介して支持電
極を兼ねる放熱板等を接着し、半導体素子を得る。
導体基体の少なくとも1つの主表面にオーミツクコンタ
クト用、およびロウ材接着用の電極を真空蒸着法等で形
成し、この電極上にさらに軟質のロウ材を介して支持電
極を兼ねる放熱板等を接着し、半導体素子を得る。
その後、半導体素子を所定のエッチング液に浸漬して化
学処理(アフタエツチ)を行ない、半導体基体周辺部の
破損や欠陥を除去し、素子の特性の回復をはかる手法が
とられている。
学処理(アフタエツチ)を行ない、半導体基体周辺部の
破損や欠陥を除去し、素子の特性の回復をはかる手法が
とられている。
第1図はこのような工程を経て作られたダイオードの一
例で、PN接合を有する半導体基体14、基体14の一
対の主表面に形成されたオーミツクコンタクト用の電極
膜1 3 ,15、電極膜15の中央部および電極膜1
3の全面に形成された電極リード用ロウ材16、放熱板
用ロウ材12、放熱板11、電極リード17から成る。
例で、PN接合を有する半導体基体14、基体14の一
対の主表面に形成されたオーミツクコンタクト用の電極
膜1 3 ,15、電極膜15の中央部および電極膜1
3の全面に形成された電極リード用ロウ材16、放熱板
用ロウ材12、放熱板11、電極リード17から成る。
コンタクト用電極膜13,15としては、特にコンタク
ト抵抗の小さいCrまたはAe膜を半導体基体14に隣
接して形成し、さらにロウ材と密着性の良いAutAg
tNi等を積層させた構造が望ましい。
ト抵抗の小さいCrまたはAe膜を半導体基体14に隣
接して形成し、さらにロウ材と密着性の良いAutAg
tNi等を積層させた構造が望ましい。
しかし、上記構造の半導体基体は、アフタエッチの際ニ
、エッチング液とコンタクト用電極膜トが化学反応を起
こし(活性を有し)、半導体基体とコンタクト用電極間
で剥離現象が生ずる。
、エッチング液とコンタクト用電極膜トが化学反応を起
こし(活性を有し)、半導体基体とコンタクト用電極間
で剥離現象が生ずる。
特に上記したオーミツクコンタクト用として良好なC
r t Aeはエッチング液と反応しやすい。
r t Aeはエッチング液と反応しやすい。
この現象により半導体素子の特性劣化、特に電極部で部
分的に電流不通を生じたり、剥離した電極材料がPN接
合露出部に付着することにより耐電圧が劣化したりする
難点が避けられなかった。
分的に電流不通を生じたり、剥離した電極材料がPN接
合露出部に付着することにより耐電圧が劣化したりする
難点が避けられなかった。
このコンタタト用電極膜剥離現象は、次のメカニズムで
進行する。
進行する。
真空蒸着法により形成されたコンタクト電極膜には肉眼
では判別できない小さなピンホールがあり、このビンホ
ールよりエッチング液が浸透し、Si一第一層金属部分
で反応する。
では判別できない小さなピンホールがあり、このビンホ
ールよりエッチング液が浸透し、Si一第一層金属部分
で反応する。
電極膜金属をCr、エッチング液をNaOH:水溶液と
すれば、C r −NaOH 間ではCr03+2Na
OH−+2Na+Cr04” +H20の反応式に示さ
れる様な反応が起る。
すれば、C r −NaOH 間ではCr03+2Na
OH−+2Na+Cr04” +H20の反応式に示さ
れる様な反応が起る。
このとき、C r 0 3は、蒸着時の稀少残留酸素と
Crが反応したり、蒸着後の熱処理(シンターリング)
時Siの表面に残留するSiO2より還元作用により生
ずるものと考えられる。
Crが反応したり、蒸着後の熱処理(シンターリング)
時Siの表面に残留するSiO2より還元作用により生
ずるものと考えられる。
特にSiの表面不純物濃度が大きいほど酸化しやすく蒸
着前のSi表面にS i02が残留しやすい。
着前のSi表面にS i02が残留しやすい。
コンタクト電極膜剥離頻寒もSiの表面不純物濃度が大
きいほど太きい。
きいほど太きい。
また、Crと同様に、Aeもエッチング液と反応し易い
。
。
本発明の目的は、上記した欠点を除去し、アフタエッチ
によるコンタクト用電極膜の剥離を皆無にし、且つ熱的
、電気的特性にも優れた半導体装置の製法を提供するこ
とにある。
によるコンタクト用電極膜の剥離を皆無にし、且つ熱的
、電気的特性にも優れた半導体装置の製法を提供するこ
とにある。
この目的を達成するために本発明の特徴とするところは
、蒸着法にて形成したオーミツクコンタクト用電極膜全
面に半田膜゛を緻密に被覆し、その後アフタエツテを行
うことによりアフタエツチ時のエッチ液とコンタクト電
極膜との反応を防止することにある。
、蒸着法にて形成したオーミツクコンタクト用電極膜全
面に半田膜゛を緻密に被覆し、その後アフタエツテを行
うことによりアフタエツチ時のエッチ液とコンタクト電
極膜との反応を防止することにある。
また、その結果としてオーミツクコンタクト用電極膜と
電極リードとの接着も完全となるようにすることにある
。
電極リードとの接着も完全となるようにすることにある
。
以下、この発明の一実施例であるダイオードの製法を第
2図を参照しつつ説明する。
2図を参照しつつ説明する。
まず、N型Si基板にP型を与える不純物を拡散してP
N接合が形成された半導体基体14の一対の主表面にオ
ーミツクコンタクト用電極として、Siとのオーミツク
コンタクトの特に良好なCrを第1層目、ロウ材と接着
性の良い金属であるNiを2層目、Agを3層目に積層
した多層構造の竃極膜13,15を真空蒸着法により主
表面全体に形戒する。
N接合が形成された半導体基体14の一対の主表面にオ
ーミツクコンタクト用電極として、Siとのオーミツク
コンタクトの特に良好なCrを第1層目、ロウ材と接着
性の良い金属であるNiを2層目、Agを3層目に積層
した多層構造の竃極膜13,15を真空蒸着法により主
表面全体に形戒する。
次に、この蒸着電極膜13,15上全面に軟質ロウ材、
例えば融点300℃程度のpb系半田をデイツプ法等に
より被覆形成させる。
例えば融点300℃程度のpb系半田をデイツプ法等に
より被覆形成させる。
このデイップ法とは融点より約50℃〜80℃高く加熱
された半田溶液中に半導体素子を浸漬し、薄く且つ均一
な半田層2 2’, 2 6’を形成する方法である。
された半田溶液中に半導体素子を浸漬し、薄く且つ均一
な半田層2 2’, 2 6’を形成する方法である。
この半田層の厚みは、溶融半田の温度、フラツクスの種
類等の調整により所定厚みに対し10%程度のバラツキ
範囲におさえることが可能である。
類等の調整により所定厚みに対し10%程度のバラツキ
範囲におさえることが可能である。
デイツプ法によれば、ピンホールのない緻密な半田膜が
得られる。
得られる。
次に公知の機械的、化学的手法により半導体基体および
電極膜を整形して第2図に示すような所定の形状に形成
される。
電極膜を整形して第2図に示すような所定の形状に形成
される。
次に主表面全面に被覆した半田22’,26’と同じ材
質の半田12.16を介して、半導体基体240両主表
面に電極リード17および放熱板11をH2中で加熱す
ることにより接続する。
質の半田12.16を介して、半導体基体240両主表
面に電極リード17および放熱板11をH2中で加熱す
ることにより接続する。
電極りード17の接着面積は、主表面面積に比較し、小
さい。
さい。
この時、半田層22’,26’と接着用半田12,16
は組成がほぼ同一の半田なので、溶融時の親和性が良く
、接着性は非常に良好となり、不完全接着部がなく、熱
疲労が少なくなり、サージ耐量は大幅に向上する。
は組成がほぼ同一の半田なので、溶融時の親和性が良く
、接着性は非常に良好となり、不完全接着部がなく、熱
疲労が少なくなり、サージ耐量は大幅に向上する。
次にこれらの工程を経た半導体素子は,工程中の・・ン
ドリンクその他で生ずるPN接合端部の部分的破損や欠
陥を取り除く為に、アフタエツチを実施スる。
ドリンクその他で生ずるPN接合端部の部分的破損や欠
陥を取り除く為に、アフタエツチを実施スる。
このエッチングは、接着の終った金属部品(Cu製電極
リード17および放熱板11)ヘ悪影響を与えてはなら
ないので、影響の少ないアルカリ溶液,主にNaOH,
KO H等の溶液が用いられる。
リード17および放熱板11)ヘ悪影響を与えてはなら
ないので、影響の少ないアルカリ溶液,主にNaOH,
KO H等の溶液が用いられる。
これらのエッチング液は、上述したように、オーミツク
コンタクト電極に対して活性である。
コンタクト電極に対して活性である。
本実施例では5乃至15多程度のNaOH:水溶液で2
分乃至5分間煮沸エッチングを実施した。
分乃至5分間煮沸エッチングを実施した。
本実施例では半田層2 2’ , 2 6’を例えば1
0μ扉の厚さにすることによりエッチング液の浸透は皆
無であった。
0μ扉の厚さにすることによりエッチング液の浸透は皆
無であった。
その後アフタエッチの終った半導体基体のPN接合露出
面を密着性の良好なSiゴムで被覆してダイオードが完
成する。
面を密着性の良好なSiゴムで被覆してダイオードが完
成する。
本実施例によれば,従来全体量の40乃至75係ものコ
ンタクト電極剥離が発生していたものが皆無となった。
ンタクト電極剥離が発生していたものが皆無となった。
特に低損失を目的にしているダイオードに於いてはコン
タクト抵抗を下げねばならぬ為ダイオード表面濃度を極
力上げているので、本発明の効果は一層顕著であった。
タクト抵抗を下げねばならぬ為ダイオード表面濃度を極
力上げているので、本発明の効果は一層顕著であった。
又、半田の接着性向上により不完全接着部が従来は面積
比で、主表面全面の15乃至30係あつたのが、5ql
)以下となり、電流拡がりも良く、熱疲労耐量で従来の
約2.3倍の向上が得られた。
比で、主表面全面の15乃至30係あつたのが、5ql
)以下となり、電流拡がりも良く、熱疲労耐量で従来の
約2.3倍の向上が得られた。
また、サーシ耐量に於いても従来の50%向上が確認さ
れている。
れている。
以上述べたように、本発明は半導体素子のアフタエッチ
ング液と、半導体基体の電極との反応を防止し、熱約電
気的に優れた半導体装置を高歩留で得るのに効果がある
。
ング液と、半導体基体の電極との反応を防止し、熱約電
気的に優れた半導体装置を高歩留で得るのに効果がある
。
第1図は従来のダイオードの一例を示す断面図、第2図
は本発明の一実施例製法により作製されたダイオードを
示す断面図である。 11・・・放熱板、12,16・・・ロウ材、13,1
5・・・電極膜、14・・・半導体基体、17・・・電
極リード、22’,26’・・・半田層。
は本発明の一実施例製法により作製されたダイオードを
示す断面図である。 11・・・放熱板、12,16・・・ロウ材、13,1
5・・・電極膜、14・・・半導体基体、17・・・電
極リード、22’,26’・・・半田層。
Claims (1)
- 1 一対の主表面と、少なくとも1つのPN接合とを有
する半導体基体の一対の主表面上の全面にそれそれ一対
のオーミツクコンタクト用電極膜を蒸着法により形成す
る工程と、上記一対のオーミッタコンタクト用電極膜の
少なくとも一方の全面に半田膜を緻密に形成する工程と
他方のオーミツクコンタクト用電極膜に支持電極を接着
し、上記半田膜の一部分のみに上記半田膜の主表面の一
部を残して電極リードを接着する工程と、上記半導体基
体を上記オーミツクコンタクト用電極膜に対して活性を
有するアルカリ性水溶液のエツテング液にてエツテング
する工程とを具備することを特徴とする半導体装置の製
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52137948A JPS5849023B2 (ja) | 1977-11-18 | 1977-11-18 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52137948A JPS5849023B2 (ja) | 1977-11-18 | 1977-11-18 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5471562A JPS5471562A (en) | 1979-06-08 |
| JPS5849023B2 true JPS5849023B2 (ja) | 1983-11-01 |
Family
ID=15210442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52137948A Expired JPS5849023B2 (ja) | 1977-11-18 | 1977-11-18 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5849023B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6756407B2 (ja) | 2017-09-04 | 2020-09-16 | 三菱電機株式会社 | 半導体モジュール及び電力変換装置 |
-
1977
- 1977-11-18 JP JP52137948A patent/JPS5849023B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5471562A (en) | 1979-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226593B2 (ja) | ||
| US3632436A (en) | Contact system for semiconductor devices | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| US3290565A (en) | Glass enclosed, passivated semiconductor with contact means of alternate layers of chromium, silver and chromium | |
| JP7283053B2 (ja) | 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 | |
| JPH06252091A (ja) | 半導体装置およびその製造方法 | |
| US4132813A (en) | Method for producing solderable metallized layer on a semiconducting or insulating substrate | |
| JPS6364057B2 (ja) | ||
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JPH0864801A (ja) | 炭化けい素半導体素子およびその製造方法 | |
| JP3340633B2 (ja) | ガラス被覆半導体装置の電極形成方法 | |
| JP3858693B2 (ja) | 半導体素子の製造方法 | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| US4921158A (en) | Brazing material | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JP2579629B2 (ja) | 半導体電極形成方法 | |
| JPS6161254B2 (ja) | ||
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| JPS6118869B2 (ja) | ||
| JPS62219518A (ja) | 化合物半導体素子の電極形成方法 | |
| JP2742686B2 (ja) | 半導体装置 | |
| JPS5845814B2 (ja) | 積層金属電極を有する半導体装置 |