JPS584946A - 埋込配線層の形成法 - Google Patents
埋込配線層の形成法Info
- Publication number
- JPS584946A JPS584946A JP56102523A JP10252381A JPS584946A JP S584946 A JPS584946 A JP S584946A JP 56102523 A JP56102523 A JP 56102523A JP 10252381 A JP10252381 A JP 10252381A JP S584946 A JPS584946 A JP S584946A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- lift
- insulating
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は牛導体集積−ＩＩ装置の多層配線層を形成する
場合に適用して好適な埋込配線層の形成法に関する。
場合に適用して好適な埋込配線層の形成法に関する。
従来種々の１込配一層のｔＩＩＲ法が提案されているが
、その何れも複雑な工程を要し、又得られる潅込配線層
をよ抄平坦化せるものとして得んとしてもその平坦化に
一定の限度を有し、この為多層埋込配線層を得んとして
もその暦数を増すに惰の限度を有し、更に得られる埋込
配線層をよ抄機細化せるものとして得んとしてもその微
細化に一定の限度を有し、この為埋込配線層を微細化出
来れば七〇埋込配線層を形成せる基板をよ砂小′型化し
得るにも拘らずそれをなすことが出来ない等の欠点を有
してい九〇依って本発明は上述せる欠点のない新規な埋
込配線層の形成法を提案せんとするもので、以下詳述す
る所よ抄明らかとなるであろう。
、その何れも複雑な工程を要し、又得られる潅込配線層
をよ抄平坦化せるものとして得んとしてもその平坦化に
一定の限度を有し、この為多層埋込配線層を得んとして
もその暦数を増すに惰の限度を有し、更に得られる埋込
配線層をよ抄機細化せるものとして得んとしてもその微
細化に一定の限度を有し、この為埋込配線層を微細化出
来れば七〇埋込配線層を形成せる基板をよ砂小′型化し
得るにも拘らずそれをなすことが出来ない等の欠点を有
してい九〇依って本発明は上述せる欠点のない新規な埋
込配線層の形成法を提案せんとするもので、以下詳述す
る所よ抄明らかとなるであろう。
１Ｉ４１（６）は牛番体集積回路装置の多層配線層を得
る場合に適用せる本発明による埋込配線層の形成紙の一
例を示し、半導体素子（図示せず）を形成せる例えばＳ
ｔでなる半導体基板本体１の表向上に例えば５ｉｏ２
でなる絶縁層Ｂ１を形成してなる構成の基板２を予め用
意しく第１図Ａ ） 、而してその基板２の主面従って
絶縁層Ｂ１の表向上に、例えばＡｊ−８１合金でなる導
電性層０１と例えばＭＯでなるリフトオフ用層Ｄ１とを
それ等の順に形成する（５１１図Ｂ）。
る場合に適用せる本発明による埋込配線層の形成紙の一
例を示し、半導体素子（図示せず）を形成せる例えばＳ
ｔでなる半導体基板本体１の表向上に例えば５ｉｏ２
でなる絶縁層Ｂ１を形成してなる構成の基板２を予め用
意しく第１図Ａ ） 、而してその基板２の主面従って
絶縁層Ｂ１の表向上に、例えばＡｊ−８１合金でなる導
電性層０１と例えばＭＯでなるリフトオフ用層Ｄ１とを
それ等の順に形成する（５１１図Ｂ）。
次にり７トオ７用層Ｄ１の表向上に、所要の配ＩＡハタ
ーンを有する例えばフォトレジストでなるｉスフ層Ｍ１
を、それ自体は公知の方法によ、つて形成する（ｓｉ図
０）。
ーンを有する例えばフォトレジストでなるｉスフ層Ｍ１
を、それ自体は公知の方法によ、つて形成する（ｓｉ図
０）。
次にマスク層Ｍ１をマスクとせるり７トオフ用層Ｄ１及
び導電性層０１に対する例えば反応性イオンエツチング
処理によるエツチング処理により導電性層Ｃ１及びリフ
トオフ用層Ｄ１のマスク層Ｍ１下の領域による配一層Ｗ
１及びリフトオフ用層ＤＩ’を形成する（第１図Ｄ）。
び導電性層０１に対する例えば反応性イオンエツチング
処理によるエツチング処理により導電性層Ｃ１及びリフ
トオフ用層Ｄ１のマスク層Ｍ１下の領域による配一層Ｗ
１及びリフトオフ用層ＤＩ’を形成する（第１図Ｄ）。
次にマスク層＆ｉ１をり７トオフ用層ＤＩ’上より除去
しく第１図ｇ）、続いて基板２従って絶縁層Ｂ１の配線
層Ｗ１及びリフトオフ用層ＤＩ’下以外の領域、配線層
Ｗ１及びリフトオフ用層ＤＩ’の外表面上に連続延長せ
る、爾后の化成酸化処理に対して耐性を有する例えばシ
リコン窒化物でなる絶縁層Ｆ１を、それ自体は公知の例
えばプラズマＯＶＤ法によって形成する（第１ｒＩ！Ｊ
Ｆ）。
しく第１図ｇ）、続いて基板２従って絶縁層Ｂ１の配線
層Ｗ１及びリフトオフ用層ＤＩ’下以外の領域、配線層
Ｗ１及びリフトオフ用層ＤＩ’の外表面上に連続延長せ
る、爾后の化成酸化処理に対して耐性を有する例えばシ
リコン窒化物でなる絶縁層Ｆ１を、それ自体は公知の例
えばプラズマＯＶＤ法によって形成する（第１ｒＩ！Ｊ
Ｆ）。
次ｊ（基ｆｊ２従って絶縁層Ｂ１の配線層Ｗ１及びリフ
トオフ用層Ｄ１’下以外の領域の上面上、及び絶縁層Ｆ
１のリフトオ”’１ｉｉＤ１’の上面上に夫々例えばＡ
／でなる易酸化性層Ｇ１及びＧ１’を例えば蒸着により
同時に形成する（第１図Ｇ）。
トオフ用層Ｄ１’下以外の領域の上面上、及び絶縁層Ｆ
１のリフトオ”’１ｉｉＤ１’の上面上に夫々例えばＡ
／でなる易酸化性層Ｇ１及びＧ１’を例えば蒸着により
同時に形成する（第１図Ｇ）。
次に易酸化性層Ｇ１及びＧ１’に対する化成酸化処理ζ
こより易酸化性層Ｇ１及びａｄの易酸化性材の化成酸化
してなる絶縁層重１及びＩ １’を形成する（第１図Ｈ
）。この場合の化成酸化処理は、易酸化性層Ｇ１及び０
１″がＡＩ！でなる場合、例えば熱水、水溶液、高圧水
蒸気を用いた無電解化処理とし、絶縁層１１及“びＩ
１’をベーマイト（Ａｌ２Ｏ，−Ｈ，Ｏ）でなるものと
し得る。
こより易酸化性層Ｇ１及びａｄの易酸化性材の化成酸化
してなる絶縁層重１及びＩ １’を形成する（第１図Ｈ
）。この場合の化成酸化処理は、易酸化性層Ｇ１及び０
１″がＡＩ！でなる場合、例えば熱水、水溶液、高圧水
蒸気を用いた無電解化処理とし、絶縁層１１及“びＩ
１’をベーマイト（Ａｌ２Ｏ，−Ｈ，Ｏ）でなるものと
し得る。
次に絶縁層１１及びＩＩＦをマスクとせる態様を以って
絶縁層Ｆ１に対するエツチング処理により絶縁層Ｆ１に
リフトオフ用層ＤＩ’を外部に臨ませるスリットＳ１を
形成してなる、リフトオフ用層ＤＩ’上の絶縁層に１’
とそれ以外の絶縁層に１とよりなる絶縁層Ｔ１を形成す
る（ｇｌＷＪＩ）。この場合エツチング処理は、絶縁層
１１及び１１’が上述せる如くベーマイートでなり、絶
縁層Ｆ１がシリコン窒化物でなる場合、ａｐ４ガスプラ
ズマを用いたエツチング処理とし得る。
絶縁層Ｆ１に対するエツチング処理により絶縁層Ｆ１に
リフトオフ用層ＤＩ’を外部に臨ませるスリットＳ１を
形成してなる、リフトオフ用層ＤＩ’上の絶縁層に１’
とそれ以外の絶縁層に１とよりなる絶縁層Ｔ１を形成す
る（ｇｌＷＪＩ）。この場合エツチング処理は、絶縁層
１１及び１１’が上述せる如くベーマイートでなり、絶
縁層Ｆ１がシリコン窒化物でなる場合、ａｐ４ガスプラ
ズマを用いたエツチング処理とし得る。
次に絶縁層Ｔ１をマスクとせる態様でのり７トオフ用層
ＤＩ’に対する溶去処理によりそのリフトオフ用層ＤＩ
’を絶縁層Ｉ １’及び絶縁層Ｔ１の絶縁層に１’と共
に配一層Ｗ１上より除去しく第１図Ｊ ’） 、期＜て
絶縁層Ｂ１上に於て配線層Ｗ１が絶縁層に１及び１１に
て瀝込まれてなる構成の第１層図の埋込配一層Ｕ１を得
る。
ＤＩ’に対する溶去処理によりそのリフトオフ用層ＤＩ
’を絶縁層Ｉ １’及び絶縁層Ｔ１の絶縁層に１’と共
に配一層Ｗ１上より除去しく第１図Ｊ ’） 、期＜て
絶縁層Ｂ１上に於て配線層Ｗ１が絶縁層に１及び１１に
て瀝込まれてなる構成の第１層図の埋込配一層Ｕ１を得
る。
次に＃！１層目の埋込配線層Ｕ１のＩｉ！向即ち配線層
Ｗ１、及び絶縁層１１及びに１上に、上述せる化成酸化
処理と同様の化成酸化処理に対し耐性を有し且配線層Ｗ
１を外部に臨ませる窓Ｈ１２を有する例えばシリコン窒
化物でなる絶縁層Ｂ１２を形成する（第１図Ｋ）。
Ｗ１、及び絶縁層１１及びに１上に、上述せる化成酸化
処理と同様の化成酸化処理に対し耐性を有し且配線層Ｗ
１を外部に臨ませる窓Ｈ１２を有する例えばシリコン窒
化物でなる絶縁層Ｂ１２を形成する（第１図Ｋ）。
次にその絶縁層Ｂ１２の表向上に、詳細説明はこれを省
略するも、そのｔ縁層Ｂ１２を！１１１図Ａにて上述せ
る基板１上の絶縁層Ｂ１と見做したＩＩＩＩＩＩを以っ
て、胸１鈎Ｂ〜ＪＫて上述せるに準じた重機を採り、結
＃１ｉ１１図１．Ｊ（示す如く、１一層Ｗ１上＃Ｃ於て
、これと連結せる配線層Ｗ１に対応せる＆―鳩連−用層
Ｗ１２が絶縁層１１及びに１に対応せる絶縁層１１２及
びに１２にてに設さむてなる構成のＪＩＩ層目の壊込配
一層１！！蕗用層Ｑ１２を得る。
略するも、そのｔ縁層Ｂ１２を！１１１図Ａにて上述せ
る基板１上の絶縁層Ｂ１と見做したＩＩＩＩＩＩを以っ
て、胸１鈎Ｂ〜ＪＫて上述せるに準じた重機を採り、結
＃１ｉ１１図１．Ｊ（示す如く、１一層Ｗ１上＃Ｃ於て
、これと連結せる配線層Ｗ１に対応せる＆―鳩連−用層
Ｗ１２が絶縁層１１及びに１に対応せる絶縁層１１２及
びに１２にてに設さむてなる構成のＪＩＩ層目の壊込配
一層１！！蕗用層Ｑ１２を得る。
次に＄１層＠ｖ）１１１込配線層遜結用層Ｑ１２の決自
即ちｋｉ１層連麺用７１１ Ｗ １２ ％及び絶縁層１
１２及びに１２１に％ｍ１１１１１にて上述せる飴ａＩ
層Ｂ１２と同様の、但し配一層連結用触Ｗ１２を外部に
論ませる１１Ｈ２を有する絶縁層Ｂ２を、−１−ムにて
上述せる基＠１上の絶一層Ｂ１に対応するものとして第
１謔ムにて上述せると−・橡のニーで形成する（４１１
１Ｍ）。
即ちｋｉ１層連麺用７１１ Ｗ １２ ％及び絶縁層１
１２及びに１２１に％ｍ１１１１１にて上述せる飴ａＩ
層Ｂ１２と同様の、但し配一層連結用触Ｗ１２を外部に
論ませる１１Ｈ２を有する絶縁層Ｂ２を、−１−ムにて
上述せる基＠１上の絶一層Ｂ１に対応するものとして第
１謔ムにて上述せると−・橡のニーで形成する（４１１
１Ｍ）。
次にその絶縁４８２の表−上に、上述せるに準じた工程
を妹り、結ＪＩＭ１１！ｉＩＮに示す如く、絶縁層Ｂ２
上に於て配置ＩＩ層連結用層Ｗ１２に連緬せる配一層Ｗ
１と＃Ｉｌｉ様の１一層Ｗ２が、絶縁層１１及びに１と
ｌｊＪ橡の絶ＩｌＩ層１２及びに２にて埋設されてな、
る構成の第２番目の埋込配線層Ｕ２を得る。
を妹り、結ＪＩＭ１１！ｉＩＮに示す如く、絶縁層Ｂ２
上に於て配置ＩＩ層連結用層Ｗ１２に連緬せる配一層Ｗ
１と＃Ｉｌｉ様の１一層Ｗ２が、絶縁層１１及びに１と
ｌｊＪ橡の絶ＩｌＩ層１２及びに２にて埋設されてな、
る構成の第２番目の埋込配線層Ｕ２を得る。
以下上述せると同様の工程を繰返し、第２層目の埋込配
線層Ｃ２上に第２、第３・・・・・・・・・層目の埋込
配線層連結用ｗＱ２３、Ｇ３４・・・・・・・・・を順
次介して順次第６、第４・・・・・・・・・−目の埋込
配線層Ｕ３、Ｃ４・・・・−・・・を得る。
線層Ｃ２上に第２、第３・・・・・・・・・層目の埋込
配線層連結用ｗＱ２３、Ｇ３４・・・・・・・・・を順
次介して順次第６、第４・・・・・・・・・−目の埋込
配線層Ｕ３、Ｃ４・・・・−・・・を得る。
以上が半導体集積回路装置の多層配線層を得る場合に適
用せる本発明による埋込配線層の形成法の一例であるが
、斯る製法によれば、半導体基板本体１を有する基板２
上に、配線層Ｗ１が絶縁層１１にて埋込まれてなる第１
層目の埋込配線層Ｕ１、その埋込配線層Ｃ１上にその配
線層Ｗ１に配線層連結用層Ｗ１２を介して連結せる配線
層Ｗ２が絶縁層Ｉ２にて埋込まれてなる第２層目の埋込
配線層Ｕ２．・・・・・・・・・を順次形成しているの
で、半導体集積回路装！の多層配線層を得ているもので
あるが、この場合埋込配線層Ｕ１．Ｕ２．・・・・・・
・・・の夫々を、第１図Ａ〜Ｊにて上述せる工程及びそ
れに準じた工程をとる丈けという簡易な１薯をとって平
坦化せるものとして容易に得ることが出来、従って半導
体集積回路装置の多層配線層を層数の大なるものとして
得てもその多層配置層を断線する慣れを有しないものと
して容易に形成することが出来、又麿込配縁層［１、Ｃ
２・・・・・・・・・の配線層Ｗ１゜Ｗ２・・・・・・
−・を、マスク層（Ｍｌ、Ｍ２−−−−一・・・）のパ
ターンを以って、自己整合的に微細に容易に形成し得、
従って基板を埋込配線層の為に不必要に大型化せしめる
ことなく、基板をより小型化し得るという大なる％黴を
有するものである。
用せる本発明による埋込配線層の形成法の一例であるが
、斯る製法によれば、半導体基板本体１を有する基板２
上に、配線層Ｗ１が絶縁層１１にて埋込まれてなる第１
層目の埋込配線層Ｕ１、その埋込配線層Ｃ１上にその配
線層Ｗ１に配線層連結用層Ｗ１２を介して連結せる配線
層Ｗ２が絶縁層Ｉ２にて埋込まれてなる第２層目の埋込
配線層Ｕ２．・・・・・・・・・を順次形成しているの
で、半導体集積回路装！の多層配線層を得ているもので
あるが、この場合埋込配線層Ｕ１．Ｕ２．・・・・・・
・・・の夫々を、第１図Ａ〜Ｊにて上述せる工程及びそ
れに準じた工程をとる丈けという簡易な１薯をとって平
坦化せるものとして容易に得ることが出来、従って半導
体集積回路装置の多層配線層を層数の大なるものとして
得てもその多層配置層を断線する慣れを有しないものと
して容易に形成することが出来、又麿込配縁層［１、Ｃ
２・・・・・・・・・の配線層Ｗ１゜Ｗ２・・・・・・
−・を、マスク層（Ｍｌ、Ｍ２−−−−一・・・）のパ
ターンを以って、自己整合的に微細に容易に形成し得、
従って基板を埋込配線層の為に不必要に大型化せしめる
ことなく、基板をより小型化し得るという大なる％黴を
有するものである。
尚上述番こ於てはＪＨＩ化性層（Ｇ１及びＧ１’、Ｇ２
及びＧ２’・・・・・・・・・）がＡＩ！・Ｓｔ金合金
ある場合の実施例につき述べたが、その専−柱層はムを
又は例えば上述せるＡｌ！・Ｓｔ金合金のムｌを含む合
金を可とするも、化成酸化処理により化合酸化して酸化
−となる易酸化性材であればＡ／・８五合金でなくても
棗＜、その他事発明の精神を脱することなしに種々の変
型変更をなし得ること明らかであろう。
及びＧ２’・・・・・・・・・）がＡＩ！・Ｓｔ金合金
ある場合の実施例につき述べたが、その専−柱層はムを
又は例えば上述せるＡｌ！・Ｓｔ金合金のムｌを含む合
金を可とするも、化成酸化処理により化合酸化して酸化
−となる易酸化性材であればＡ／・８五合金でなくても
棗＜、その他事発明の精神を脱することなしに種々の変
型変更をなし得ること明らかであろう。
第１図人〜Ｎは本発明による埋込配線層の形成法の一例
を示す順次の工ＩＨｃ於ける路線的断面図である。 図中、２は基板、Ｃ１は導電性麹、Ｍｌはマスク層、Ｗ
ｌ及びＷ２は配線層、Ｗ１２は配一層連結用層、１１、
Ｉｔ’、１２及び１１２は絶縁層、Ｂ１′％Ｂ１２、Ｂ
２、Ｆｌ、Ｋ１、Ｋ１’に１２、Ｋ２は絶縁層、Ｇ１及
びＧ１’は易酸化性層、Ｋ１２及びＫ２は窓を夫々示す
。 出願人 日本電値電話公社 ＜ 悶 へｌ −１ Ｑロ ー − （５：Ｅ：
を示す順次の工ＩＨｃ於ける路線的断面図である。 図中、２は基板、Ｃ１は導電性麹、Ｍｌはマスク層、Ｗ
ｌ及びＷ２は配線層、Ｗ１２は配一層連結用層、１１、
Ｉｔ’、１２及び１１２は絶縁層、Ｂ１′％Ｂ１２、Ｂ
２、Ｆｌ、Ｋ１、Ｋ１’に１２、Ｋ２は絶縁層、Ｇ１及
びＧ１’は易酸化性層、Ｋ１２及びＫ２は窓を夫々示す
。 出願人 日本電値電話公社 ＜ 悶 へｌ −１ Ｑロ ー − （５：Ｅ：
Claims (1)
- 【特許請求の範囲】 基板上に導電性層及び第１のリフトオフ用層とをそれ等
の順に形成する工程と、 上記第１のリフトオフ用層上に配線パターンを有する嬉
１のマスク層を形成する工程と、該第１のマスク層をマ
スタとせる上記１１１のリフトオフ用層及び上記導電性
層に対するエツチング躯鳳により上記導電性層及び上記
第１のリフトオフ用層の上記マスク層下の領域による配
線層及び１Ｉｉ２のり７トオ７用層を夫ｋｌｉｌ成する
工程と、 上記基板の上記配線層及び上記第２のリフトオフ用層下
以外の領域、上記配線層及び上記第２のリフトオフ用層
の外表面上に連続嬌畏せるｊｌｌの絶縁層を形成する工
程と、 上記基板の上記配線層及び上記第２のりフトオ７用層下
以外の領域の上面上、及び上記Ｊ１１の絶縁層の上記＄
１１２のリフトオフ用層の上向上に夫々第１、及び第２
の易酸化性層を同時に形成する工程き、 該第１及び＃！２の易酸化性層に対する化成酸化Ｉ＆場
によりｍ５１１第１及び第２の易酸化性層のａＩｌｌＩ
！化性材の化成酸化してなる第２及び嬉５の絶縁層を形
成する工程と、 咳ＩＩ２及び＠Ｓの絶縁層をマスタとせる上記／ 第１の絶縁層に対するエツチング部層により轟該第１の
絶縁層に上記ＩＩ２のリフトオフ用層を外部に臨ませる
スリットを形成してなる謳４の絶縁層を形成する工程と
、 該第４の絶縁層をマスタとせる上記第２のリフトオフ用
層に対する溶去Ｊ６１１により１該ｌｌＩ２のリフトオ
フ用層を上記［３の絶縁層及び上記１１４の絶縁層の上
記第２のり７トオ７用層上の領域と共に上記配線層上よ
り除去する工程とを含む事を特徴とする埋込配線層の膠
成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102523A JPS584946A (ja) | 1981-06-30 | 1981-06-30 | 埋込配線層の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102523A JPS584946A (ja) | 1981-06-30 | 1981-06-30 | 埋込配線層の形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584946A true JPS584946A (ja) | 1983-01-12 |
Family
ID=14329691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102523A Pending JPS584946A (ja) | 1981-06-30 | 1981-06-30 | 埋込配線層の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2423713A1 (en) | 2010-08-31 | 2012-02-29 | Canon Kabushiki Kaisha | Optical member, method for producing same, and optical system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5390831A (en) * | 1977-01-21 | 1978-08-10 | Nec Corp | Forming method for integration element |
-
1981
- 1981-06-30 JP JP56102523A patent/JPS584946A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5390831A (en) * | 1977-01-21 | 1978-08-10 | Nec Corp | Forming method for integration element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2423713A1 (en) | 2010-08-31 | 2012-02-29 | Canon Kabushiki Kaisha | Optical member, method for producing same, and optical system |
| US8814369B2 (en) | 2010-08-31 | 2014-08-26 | Canon Kabushiki Kaisha | Optical member with plate-crystal film, method for producing same, and optical system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61258453A (ja) | 半導体装置の製造方法 | |
| TW502423B (en) | A process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit | |
| GB2061615A (en) | Composite conductors for integrated circuits | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPS6149438A (ja) | 半導体装置 | |
| JPS6142861B2 (ja) | ||
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| TW432711B (en) | Fabrication method of semiconductor inductive element | |
| JPS62250655A (ja) | 半導体装置およびその製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH0590423A (ja) | 半導体装置 | |
| JPS5963746A (ja) | 多層配線を有する半導体装置 | |
| JPH0260128A (ja) | 半導体装置 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS6057648A (ja) | 金属配線パタ−ン形成方法 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPH02129924A (ja) | 配線部材及びその製造方法 | |
| JPS61214451A (ja) | 半導体装置の配線形成法 | |
| JPS61181146A (ja) | 半導体装置の製造方法 | |
| JPS62210648A (ja) | 半導体装置 | |
| JPS61208849A (ja) | 半導体装置の製造方法 |