JPS584947A - 埋込配線層の形成法 - Google Patents
埋込配線層の形成法Info
- Publication number
- JPS584947A JPS584947A JP10252481A JP10252481A JPS584947A JP S584947 A JPS584947 A JP S584947A JP 10252481 A JP10252481 A JP 10252481A JP 10252481 A JP10252481 A JP 10252481A JP S584947 A JPS584947 A JP S584947A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- wiring
- wiring layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置の多層配線層を形成する場
合番と適用して好適な埋込配線層の形成法に関する。
合番と適用して好適な埋込配線層の形成法に関する。
従来種々の埋込配線層の形成法が提案されているが、そ
の何れも複雑な工程を要し、又得られる埋込配線層をよ
り平坦化せるものとして得んとしてもその平坦化に一定
の＠度を有し、この為多層埋込配線層を得んとしてもそ
の層数を増すに一定の限度を有し、更に得られる埋込配
線層をより微細化せるものとして得んとしてもその微細
化に一定の限度を有し、この為埋込配線層を微細化出来
ればその埋込配線層を形成せる基板をより小製化し得る
ｋも拘らずそれをなすことが出来ない等の欠点を有して
いた。
の何れも複雑な工程を要し、又得られる埋込配線層をよ
り平坦化せるものとして得んとしてもその平坦化に一定
の＠度を有し、この為多層埋込配線層を得んとしてもそ
の層数を増すに一定の限度を有し、更に得られる埋込配
線層をより微細化せるものとして得んとしてもその微細
化に一定の限度を有し、この為埋込配線層を微細化出来
ればその埋込配線層を形成せる基板をより小製化し得る
ｋも拘らずそれをなすことが出来ない等の欠点を有して
いた。
依って本発明は上述せる欠点のない新規な埋込配線層の
形成法を提案せんとするもので、以下詳述す８所より明
らかとなるであろう。
形成法を提案せんとするもので、以下詳述す８所より明
らかとなるであろう。
第１図は半導体集積回路装置の多層配線層を得る場合に
適用せる本発明による埋込配線層の形成法の一例を示し
、半導体素子（図示せず）を形成せる例えば８１でなる
半導体基板本体１の表面上に例えば引０２ でなる絶縁
層Ｂ１を形成してなる構成の基板２を予め用意しく嬉１
図ム）、而してその基板２の主面従って絶縁層Ｂ１の表
向上に、例えばＡノでなる導電性層Ｃ１を形成する（第
１図Ｂ）。
適用せる本発明による埋込配線層の形成法の一例を示し
、半導体素子（図示せず）を形成せる例えば８１でなる
半導体基板本体１の表面上に例えば引０２ でなる絶縁
層Ｂ１を形成してなる構成の基板２を予め用意しく嬉１
図ム）、而してその基板２の主面従って絶縁層Ｂ１の表
向上に、例えばＡノでなる導電性層Ｃ１を形成する（第
１図Ｂ）。
次に導電性層Ｃ１の表面）に、所要の配線パターンを有
する例えばフォトレジストでなるマスフ層Ｍ１を、それ
自体は公知の方法によって形成する（第１図Ｃ）。
する例えばフォトレジストでなるマスフ層Ｍ１を、それ
自体は公知の方法によって形成する（第１図Ｃ）。
次にマスク層Ｍ１をマスクとせる導電性層０１に対する
無電解化成処理により導電性層Ｃ１のマスクｍＭＩ下の
領域による配線層ｗ１を形成すべく導電性層Ｃ１のマス
ク層Ｍ１下以外の領域の絶縁化されてなる絶縁層１１
を導電性層Ｃ１の厚さと略々同じ厚さに形成する（第１
＃Ａｌ））。この場合の無電解化成処理は、導電性層Ｃ
１がＡｊでなる場合、その厚さに応じた組成を有するア
ルカリ系水浴液を用いた無電解化成処理とするもので１
例えば導電性層Ｃ１が厚さ１μｍ程度である場合、１ノ
の水に、α１１のアンモニア水と５０ｇの過硫酸アンモ
ニウムとを混合せしめた浴液をアルカリ系水溶液として
用い、而してそのアルカリ系水溶液の６０〜８０℃のｌ
１ｌｔＬに加温せるものを１０〜３０分関尋電性層Ｃ１
に作用せしめ、絶縁層１１をＡＪでなる導電性、＠＠Ｃ
１と略々同じ厚さのムｊの酸化物層として得るという処
理とするものである。
無電解化成処理により導電性層Ｃ１のマスクｍＭＩ下の
領域による配線層ｗ１を形成すべく導電性層Ｃ１のマス
ク層Ｍ１下以外の領域の絶縁化されてなる絶縁層１１
を導電性層Ｃ１の厚さと略々同じ厚さに形成する（第１
＃Ａｌ））。この場合の無電解化成処理は、導電性層Ｃ
１がＡｊでなる場合、その厚さに応じた組成を有するア
ルカリ系水浴液を用いた無電解化成処理とするもので１
例えば導電性層Ｃ１が厚さ１μｍ程度である場合、１ノ
の水に、α１１のアンモニア水と５０ｇの過硫酸アンモ
ニウムとを混合せしめた浴液をアルカリ系水溶液として
用い、而してそのアルカリ系水溶液の６０〜８０℃のｌ
１ｌｔＬに加温せるものを１０〜３０分関尋電性層Ｃ１
に作用せしめ、絶縁層１１をＡＪでなる導電性、＠＠Ｃ
１と略々同じ厚さのムｊの酸化物層として得るという処
理とするものである。
１図Ｅ）％斯くて絶縁層Ｂ１上に於て配一層Ｗ１が絶縁
７１ Ｉ １にて埋込まれてなる構成の第１層目の埋込
配線層Ｕ１を得る。
７１ Ｉ １にて埋込まれてなる構成の第１層目の埋込
配線層Ｕ１を得る。
次に第１層目の埋込配線層Ｕ１の表面即ち配線層Ｗ１及
び絶縁層１１上に、上述せる無電解化成処理と同様の無
電解化成処理番こ対し耐性を有し且配線層Ｗ１を外部に
臨ませる窓Ｈ１２を有する例えばシリコン窒化物でなる
絶縁層Ｂ１２を形成する（第１図Ｆ）。
び絶縁層１１上に、上述せる無電解化成処理と同様の無
電解化成処理番こ対し耐性を有し且配線層Ｗ１を外部に
臨ませる窓Ｈ１２を有する例えばシリコン窒化物でなる
絶縁層Ｂ１２を形成する（第１図Ｆ）。
次にその絶縁層Ｂ１２の表面上に１その絶縁層Ｂ１２を
第１図人にて上述せる基板１上の絶縁層Ｂ１と見做した
態様を以って、第１図Ｇｋ示す如く、絶縁層Ｂ１２上に
、配線層Ｗ１に窓Ｈ１２を通じて連結せる。第１図Ｂに
て上述せる導電性層Ｃ１と同様の導電性層Ｃ１２を、第
１図Ｂにて上述せると同様の工程で形成し、続いて！！
１図Ｈに示す如く、導電性層Ｃ１２上に。
第１図人にて上述せる基板１上の絶縁層Ｂ１と見做した
態様を以って、第１図Ｇｋ示す如く、絶縁層Ｂ１２上に
、配線層Ｗ１に窓Ｈ１２を通じて連結せる。第１図Ｂに
て上述せる導電性層Ｃ１と同様の導電性層Ｃ１２を、第
１図Ｂにて上述せると同様の工程で形成し、続いて！！
１図Ｈに示す如く、導電性層Ｃ１２上に。
窓Ｈ１２に対応する位置に於て、第１図Ｃにて上述せる
マスク層Ｍ１と同様のマスク層Ｍ１２を第１図Ｃにて上
述せると同様の工程で形成し、続いて、第１図Ｉに示す
如く、第１図りにて上述せると同様の工程をとって、Ｗ
ｌに遵結せる。
マスク層Ｍ１と同様のマスク層Ｍ１２を第１図Ｃにて上
述せると同様の工程で形成し、続いて、第１図Ｉに示す
如く、第１図りにて上述せると同様の工程をとって、Ｗ
ｌに遵結せる。
第１図りにて上述せる配線層Ｗ１に対応せる配線層連結
用層Ｗ１２を形成すべく第１図りにて上述せる絶縁層１
１に対応する絶縁層１１２を形成し、続いてマスク層Ｍ
１２を除去しく第１図Ｊ ）、 ｌｒ＜て配線層Ｗ１上
に於て配線層連結用層Ｗ１２が絶縁層Ｂ１２及び１１２
にて堀設されてなる構成の第１層目の埋込配線層連結用
層Ｑ１２を得る。
用層Ｗ１２を形成すべく第１図りにて上述せる絶縁層１
１に対応する絶縁層１１２を形成し、続いてマスク層Ｍ
１２を除去しく第１図Ｊ ）、 ｌｒ＜て配線層Ｗ１上
に於て配線層連結用層Ｗ１２が絶縁層Ｂ１２及び１１２
にて堀設されてなる構成の第１層目の埋込配線層連結用
層Ｑ１２を得る。
次にｌ１１１１１目の埋込配線ｊ一連結用層Ｑ１２の表
面即ち配線層連結用４Ｗ１２及び絶縁層１１２上に、第
１図Ｆにて上述せる絶縁層Ｂ１２と同様の、但し配ｆｊ
Ｉ層連結用層Ｗ１２を外部に臨ませる窓Ｈ２を有する絶
縁層Ｂ２を、第１図人にて上述せる基板１上の絶縁層Ｂ
１に対応するものとして第１図人にて上述仕ると同様の
工程で形成する（第１図Ｋ）。
面即ち配線層連結用４Ｗ１２及び絶縁層１１２上に、第
１図Ｆにて上述せる絶縁層Ｂ１２と同様の、但し配ｆｊ
Ｉ層連結用層Ｗ１２を外部に臨ませる窓Ｈ２を有する絶
縁層Ｂ２を、第１図人にて上述せる基板１上の絶縁層Ｂ
１に対応するものとして第１図人にて上述仕ると同様の
工程で形成する（第１図Ｋ）。
次にその絶縁層Ｂ２の表面上に、その絶縁層Ｂ２を第１
図人にて上述せる基板１上の絶縁層Ｂ１と見做した態様
を以って、−第１図りに示す如く、絶縁層Ｂ２上に、配
線層連結用層Ｗ１２に窓Ｈ２を通じて連結せる＊ ＃Ｉ
ｔ ’ｍＡ Ｂにて上述せる導電性層Ｃ１と同様の導
電性層Ｃ２を、第１図Ｂにて上述せると同様の工程で形
成し、続いてＩｓ１図Ｍに示す如く、導電性層Ｃ２上に
、所要の配線パターンを１する。但し配線層連結用層Ｗ
１２に対応する領域を覆って延長せる第１図Ｃにて上述
せるマスク層Ｍ１と同様のマスク層Ｍ２を、＃Ｎ１図Ｃ
にて上述せると同様の工程で形成し、続いて纂１図Ｎｋ
示す如＜％ ｗｔ１図りにて上述せると同様の工程をと
って、配線層連結用層Ｗ１２に連結せる。鶴１図りにて
上述せる配線層Ｗ１と同様の配線層Ｗ２を形成すべく第
１図りにて上述せる絶縁層１１とＰ１様の絶縁層Ｉ２を
形成し、続いてマスク層Ｍ２を除去しく第１図Ｏ）、斯
くて絶縁層Ｂ２上に於て、配線層連結用層Ｗ１２に連結
せる配線層Ｗ２が絶縁層１２にて埋設されてなる構成の
第２層目の埋込配線層Ｕ２を得る。
図人にて上述せる基板１上の絶縁層Ｂ１と見做した態様
を以って、−第１図りに示す如く、絶縁層Ｂ２上に、配
線層連結用層Ｗ１２に窓Ｈ２を通じて連結せる＊ ＃Ｉ
ｔ ’ｍＡ Ｂにて上述せる導電性層Ｃ１と同様の導
電性層Ｃ２を、第１図Ｂにて上述せると同様の工程で形
成し、続いてＩｓ１図Ｍに示す如く、導電性層Ｃ２上に
、所要の配線パターンを１する。但し配線層連結用層Ｗ
１２に対応する領域を覆って延長せる第１図Ｃにて上述
せるマスク層Ｍ１と同様のマスク層Ｍ２を、＃Ｎ１図Ｃ
にて上述せると同様の工程で形成し、続いて纂１図Ｎｋ
示す如＜％ ｗｔ１図りにて上述せると同様の工程をと
って、配線層連結用層Ｗ１２に連結せる。鶴１図りにて
上述せる配線層Ｗ１と同様の配線層Ｗ２を形成すべく第
１図りにて上述せる絶縁層１１とＰ１様の絶縁層Ｉ２を
形成し、続いてマスク層Ｍ２を除去しく第１図Ｏ）、斯
くて絶縁層Ｂ２上に於て、配線層連結用層Ｗ１２に連結
せる配線層Ｗ２が絶縁層１２にて埋設されてなる構成の
第２層目の埋込配線層Ｕ２を得る。
以下上述せると同様の工程を繰返し、第２層目の埋込配
線層Ｕ２上に醜２、第５・・・−・・・・層目の埋込配
線層連結用層Ｑ２５、Ｃ５４・・・・・・・・・を順次
介して願次醜３、第４−・・・・・・・層目の埋込配線
層υ５，０４−・−・・・・を得る・以上が半導体集積
−路装置の多層配線層を得る場合に適用せる本発明によ
る埋込配線層の形成法の一例であるが、斯る製法によれ
ば、半導体基板本体１を有する基板２上に、配線層Ｗ１
が絶縁層１１にて埋込まれてなる纂１層目の埋込配線層
Ｕｌ、その埋込配線層Ｕ１上にその配線層Ｗ１に配線層
連結用層Ｗ１２を介して連結せる配線層Ｗ２が絶縁層Ｉ
２にて埋込まれてなるＪＩｍ２層目の埋込配線層Ｕ２．
・−・−・・・を順次形成しているので、半導体集積回
路装置の多層配線層を得ているものであるが、この場合
埋込配線層Ｕ１．Ｕ２．−−−−＝−・の夫々を、導電
性層（ＣＩ、Ｃ２・・・・・・・・・）上に配線パター
ンを有するマスク層（Ｍｌ、Ｍ２−−−−・・・・・）
を形成し、そる導電性層（ＣＩ、Ｃ２−・・−・・・−
）に対する無電解化成処理をなすという簡易な工程をと
って平坦化せるものとして容易に得ることが出来、従っ
て半導体集積回路装置の多層配線層を層数の大なるもの
として得てもその多層配置層を断線する慣れを有しない
ものとして容易に形成することが出来、又埋込配線層Ｕ
ｌ、Ｕ２−・・−ｍ−・の配線層Ｗ１ 、 Ｗ２−−−
−−−−−−を、導電性層（Ｃ１゜Ｃ２・・・・・・・
・・）上に形成せるマスク層（Ｍｌ、Ｍ２・・・・・・
・−）のパターンを以って、自己整合的に微細に容易に
形成し得、従って基板を埋込配線層の為に不必要に大量
化せしめることな（、基板をより小型化し得るという大
なる特徴を有するものである。
線層Ｕ２上に醜２、第５・・・−・・・・層目の埋込配
線層連結用層Ｑ２５、Ｃ５４・・・・・・・・・を順次
介して願次醜３、第４−・・・・・・・層目の埋込配線
層υ５，０４−・−・・・・を得る・以上が半導体集積
−路装置の多層配線層を得る場合に適用せる本発明によ
る埋込配線層の形成法の一例であるが、斯る製法によれ
ば、半導体基板本体１を有する基板２上に、配線層Ｗ１
が絶縁層１１にて埋込まれてなる纂１層目の埋込配線層
Ｕｌ、その埋込配線層Ｕ１上にその配線層Ｗ１に配線層
連結用層Ｗ１２を介して連結せる配線層Ｗ２が絶縁層Ｉ
２にて埋込まれてなるＪＩｍ２層目の埋込配線層Ｕ２．
・−・−・・・を順次形成しているので、半導体集積回
路装置の多層配線層を得ているものであるが、この場合
埋込配線層Ｕ１．Ｕ２．−−−−＝−・の夫々を、導電
性層（ＣＩ、Ｃ２・・・・・・・・・）上に配線パター
ンを有するマスク層（Ｍｌ、Ｍ２−−−−・・・・・）
を形成し、そる導電性層（ＣＩ、Ｃ２−・・−・・・−
）に対する無電解化成処理をなすという簡易な工程をと
って平坦化せるものとして容易に得ることが出来、従っ
て半導体集積回路装置の多層配線層を層数の大なるもの
として得てもその多層配置層を断線する慣れを有しない
ものとして容易に形成することが出来、又埋込配線層Ｕ
ｌ、Ｕ２−・・−ｍ−・の配線層Ｗ１ 、 Ｗ２−−−
−−−−−−を、導電性層（Ｃ１゜Ｃ２・・・・・・・
・・）上に形成せるマスク層（Ｍｌ、Ｍ２・・・・・・
・−）のパターンを以って、自己整合的に微細に容易に
形成し得、従って基板を埋込配線層の為に不必要に大量
化せしめることな（、基板をより小型化し得るという大
なる特徴を有するものである。
向上連番こ於ては導電性層（ＣＩ、Ｃ２−−−−−・・
・・；。
・・；。
及びＣ１２，Ｃ２３−−−−一・・・）がムｊである場
合の実施例につき述べたが、その導電性層はＡＩ。
合の実施例につき述べたが、その導電性層はＡＩ。
又は例えば人１−Ｂｉ合金轡のＡＩを含む合金を可とす
るも、無電解化成処理により化合酸化して酸化物となる
易酸化性材であればム！でな（でも良く、その他事発明
の精神を脱する仁となしに種々の変型変更をなし得るこ
と明らかであろう。
るも、無電解化成処理により化合酸化して酸化物となる
易酸化性材であればム！でな（でも良く、その他事発明
の精神を脱する仁となしに種々の変型変更をなし得るこ
と明らかであろう。
ａｌ１図Ａ〜０は本ｉｌ明による埋込配線層の形成法の
一例を示す順次の工程に於ける路線的断面図である。 図中２は基板、０１．Ｃ２及びＣ１２は導電性層、Ｍｌ
、Ｍ２及びＭｌ２はマスク層％Ｗ１及びＷ２は配線層、
Ｗ１２は配線層連結用層、１１％Ｉ２及び１１２は絶縁
層、８１．Ｂ１２及びＢ２は絶縁層、Ｈ１２及びＨ２は
窓を夫々示す。 出願人 日本電信電話会社 −封 ＜ １ Ｑロ ーコ 一 〇
一例を示す順次の工程に於ける路線的断面図である。 図中２は基板、０１．Ｃ２及びＣ１２は導電性層、Ｍｌ
、Ｍ２及びＭｌ２はマスク層％Ｗ１及びＷ２は配線層、
Ｗ１２は配線層連結用層、１１％Ｉ２及び１１２は絶縁
層、８１．Ｂ１２及びＢ２は絶縁層、Ｈ１２及びＨ２は
窓を夫々示す。 出願人 日本電信電話会社 −封 ＜ １ Ｑロ ーコ 一 〇
Claims (1)
- 基板上に導電性層を形成する工程と、咳導電性層上に配
線パターンを有するマスク層を形成する工程と、咳マス
ク廣をマスクとせる上記導電性層に対する無電解化成処
理によりｍ咳導電性層の上記マスク層下の領域による配
線層を形成すべく当該導電性層の上記マスク層下以外の
領域の絶縁化されてなる絶縁層を形成する工程とを含む
事を特徴とする埋込配線層の形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10252481A JPS584947A (ja) | 1981-06-30 | 1981-06-30 | 埋込配線層の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10252481A JPS584947A (ja) | 1981-06-30 | 1981-06-30 | 埋込配線層の形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS584947A true JPS584947A (ja) | 1983-01-12 |
| JPS6244810B2 JPS6244810B2 (ja) | 1987-09-22 |
Family
ID=14329716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10252481A Granted JPS584947A (ja) | 1981-06-30 | 1981-06-30 | 埋込配線層の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584947A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5119164A (en) * | 1989-07-25 | 1992-06-02 | Advanced Micro Devices, Inc. | Avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5192715A (en) * | 1989-07-25 | 1993-03-09 | Advanced Micro Devices, Inc. | Process for avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5192714A (en) * | 1990-02-14 | 1993-03-09 | Kabushiki Kaisha Toshiba | Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232273A (en) * | 1975-09-03 | 1977-03-11 | Siemens Ag | Method of manufacturing flat conductor system for semiconductor integrated circuit |
-
1981
- 1981-06-30 JP JP10252481A patent/JPS584947A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232273A (en) * | 1975-09-03 | 1977-03-11 | Siemens Ag | Method of manufacturing flat conductor system for semiconductor integrated circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5119164A (en) * | 1989-07-25 | 1992-06-02 | Advanced Micro Devices, Inc. | Avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5192715A (en) * | 1989-07-25 | 1993-03-09 | Advanced Micro Devices, Inc. | Process for avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5192714A (en) * | 1990-02-14 | 1993-03-09 | Kabushiki Kaisha Toshiba | Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited |
| US5304510A (en) * | 1990-02-14 | 1994-04-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited |
| US5470791A (en) * | 1990-02-14 | 1995-11-28 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5654237A (en) * | 1990-02-14 | 1997-08-05 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244810B2 (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4182781A (en) | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating | |
| EP0055161B1 (en) | Multilayer metal silicide interconnections for integrated circuits | |
| US5055426A (en) | Method for forming a multilevel interconnect structure on a semiconductor wafer | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| US4227944A (en) | Methods of making composite conductive structures in integrated circuits | |
| US4488166A (en) | Multilayer metal silicide interconnections for integrated circuits | |
| EP0572214A3 (en) | Method for fabricating an interconnect structure in an integrated circuit | |
| JPH05503189A (ja) | 自己整合性金属相互接続部の製造 | |
| JPS584947A (ja) | 埋込配線層の形成法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPS62194644A (ja) | 半導体装置およびその製造方法 | |
| US3983284A (en) | Flat connection for a semiconductor multilayer structure | |
| JPS6053051A (ja) | 半導体装置の製造方法 | |
| JP2002543588A (ja) | 垂直集積が可能な回路およびそれを形成する方法 | |
| JPS6035536A (ja) | 多層配線の製造方法 | |
| JPS58106847A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| KR960043114A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS588143B2 (ja) | シユウセキカイロ ノ セイゾウホウ | |
| JPH0783021B2 (ja) | 半導体装置の製造方法 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JPH0645283A (ja) | 半導体装置の製造方法 | |
| JPS63207152A (ja) | 半導体装置の製造方法 | |
| DE4402070A1 (de) | Verfahren zum Herstellen eines Silicid-Kontaktstopfens und Bauelement mit einem solchen |