JPS63207152A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63207152A JPS63207152A JP4187487A JP4187487A JPS63207152A JP S63207152 A JPS63207152 A JP S63207152A JP 4187487 A JP4187487 A JP 4187487A JP 4187487 A JP4187487 A JP 4187487A JP S63207152 A JPS63207152 A JP S63207152A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- aluminum metal
- resist
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 24
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims description 16
- 238000002844 melting Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- -1 radical hydrogen Chemical class 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線の
形成方法に関する。
形成方法に関する。
今日、半導体装置の高集積化に伴ない多層配線構造の半
導体装置がますます多用される。この配線の多層化技術
にあって特に重要なことは第１層目の構造を可及的に平
坦化することである。若しも第１層目の構造が充分に平
坦化されていないとこの凹凸の度合は第２層目以降で大
きく増幅されるので第２層目以降の配線形成に重大な支
障を与えるようになる。この第１層目の構造に凹凸が生
じるのは基板面に形成される半導体素子の取出し電極（
特にゲートを極）および第１層目のアルミ配線導体が基
板面との間にそれぞれ段差を持ち第１層目の層間絶縁膜
の表面に大きな高低差を形成させるからである。従来技
術によれば、これらの段差によって生じる層間絶縁膜の
凹凸は塗布法により形成されるシリカ膜によって整形さ
れる。従って、多層配線を備える従来の半導体装置の層
間絶縁膜は、基板上の段差に沿って形成されるシリコン
♀化膜（Ｓｉ３Ｎ４）まだはシリコン酸化膜（ＳｉＯｘ
）の絶縁膜とこの凹部を埋めるシリカ塗布膜との積層構
造から成る。
導体装置がますます多用される。この配線の多層化技術
にあって特に重要なことは第１層目の構造を可及的に平
坦化することである。若しも第１層目の構造が充分に平
坦化されていないとこの凹凸の度合は第２層目以降で大
きく増幅されるので第２層目以降の配線形成に重大な支
障を与えるようになる。この第１層目の構造に凹凸が生
じるのは基板面に形成される半導体素子の取出し電極（
特にゲートを極）および第１層目のアルミ配線導体が基
板面との間にそれぞれ段差を持ち第１層目の層間絶縁膜
の表面に大きな高低差を形成させるからである。従来技
術によれば、これらの段差によって生じる層間絶縁膜の
凹凸は塗布法により形成されるシリカ膜によって整形さ
れる。従って、多層配線を備える従来の半導体装置の層
間絶縁膜は、基板上の段差に沿って形成されるシリコン
♀化膜（Ｓｉ３Ｎ４）まだはシリコン酸化膜（ＳｉＯｘ
）の絶縁膜とこの凹部を埋めるシリカ塗布膜との積層構
造から成る。
しかしながら、この従来の平坦化技術では基板上の段差
によって生じる層間絶縁膜表面の凹凸は完全には整形す
ることができない。すなわち、眉間絶縁膜の表面には依
然として段差が残されているので必ずしも満足し得る状
態が実現されているわけではなく、上層配線の形成につ
いての困難性の問題点は依然として解消されない。今日
、この問題については上層配線を幅広に形成することに
よって対応される。しかし、このようにしてもなお上層
配線の断線事故の発生を完全には抑え込めないのみでな
く、また、この手法を取シ続ける限シ配線密度の向上を
はかることもできない。加えて、シリコン窒化膜とシリ
カ塗布膜のエツチング速度は数倍も異なるので眉間絶縁
膜内に被覆性の良いスルー・ホールを形成しにくい欠点
も有する。
によって生じる層間絶縁膜表面の凹凸は完全には整形す
ることができない。すなわち、眉間絶縁膜の表面には依
然として段差が残されているので必ずしも満足し得る状
態が実現されているわけではなく、上層配線の形成につ
いての困難性の問題点は依然として解消されない。今日
、この問題については上層配線を幅広に形成することに
よって対応される。しかし、このようにしてもなお上層
配線の断線事故の発生を完全には抑え込めないのみでな
く、また、この手法を取シ続ける限シ配線密度の向上を
はかることもできない。加えて、シリコン窒化膜とシリ
カ塗布膜のエツチング速度は数倍も異なるので眉間絶縁
膜内に被覆性の良いスルー・ホールを形成しにくい欠点
も有する。
本発明の目的は、上記の状況に鑑み、アルミ配線導体相
互の間に従来生じていた段差を解消してきわめて平坦性
に富む層間絶縁膜を容易に形成し得るようにした半導体
装置の製造方法を提供することである。
互の間に従来生じていた段差を解消してきわめて平坦性
に富む層間絶縁膜を容易に形成し得るようにした半導体
装置の製造方法を提供することである。
本発明によれば、半導体装置の製造方法は、半導体基板
の一生面上に配線導体用の第１のアルミ金属膜を全面被
着せしめる工程と、前記第１のアルミ金属膜上に高融点
金属またはそのシリサイドを全面被着せしめる工程と、
前記高融点金属またはそのシリサイドの膜上に配線部形
成用のレジスト・パターンを形成する工程と、前記レジ
スト・パターンを介し前記第１のアルミ金属膜を上部の
高融点金属またはそのシリサイドと共に選択的にエツチ
ングするアルミ配線パターン間 前記レジスト・パターンのレジスト膜を全てそのまま残
し第２のアルミ金属膜を前記第１のアルミ金属膜の１／
３以上１／２以下の膜厚で前記半導体基板のアルミ配線
パターン間に被着せしめる第２のアルミ金属被着工程と
、前記レジスト・パターンのレジスト膜に被着する前記
第２のアルミ金属膜を下部のレジスト膜と共に除去する
りフト・オフ工程と、前記リフト・オフ工程により露出
される前記高融点金属またはそのシリサイドの膜をマス
クとして前記アルミ配線パターン間の第２のアルミ金属
膜を前記第１のアルミ金属膜とほぼ等しい膜厚のアルミ
ナ絶縁膜に変換する温水化成工程と、前記高融点金属ま
たはそのシリサイドの膜を前記アルミ配線パターン間第
１のアルミ金属膜上から除去する選択エツチング工程と
を含む。
の一生面上に配線導体用の第１のアルミ金属膜を全面被
着せしめる工程と、前記第１のアルミ金属膜上に高融点
金属またはそのシリサイドを全面被着せしめる工程と、
前記高融点金属またはそのシリサイドの膜上に配線部形
成用のレジスト・パターンを形成する工程と、前記レジ
スト・パターンを介し前記第１のアルミ金属膜を上部の
高融点金属またはそのシリサイドと共に選択的にエツチ
ングするアルミ配線パターン間 前記レジスト・パターンのレジスト膜を全てそのまま残
し第２のアルミ金属膜を前記第１のアルミ金属膜の１／
３以上１／２以下の膜厚で前記半導体基板のアルミ配線
パターン間に被着せしめる第２のアルミ金属被着工程と
、前記レジスト・パターンのレジスト膜に被着する前記
第２のアルミ金属膜を下部のレジスト膜と共に除去する
りフト・オフ工程と、前記リフト・オフ工程により露出
される前記高融点金属またはそのシリサイドの膜をマス
クとして前記アルミ配線パターン間の第２のアルミ金属
膜を前記第１のアルミ金属膜とほぼ等しい膜厚のアルミ
ナ絶縁膜に変換する温水化成工程と、前記高融点金属ま
たはそのシリサイドの膜を前記アルミ配線パターン間第
１のアルミ金属膜上から除去する選択エツチング工程と
を含む。
すなわち、本発明によれば、アルミ配線導体相互の間に
従来生じていた段差は温水化成によるアルミナ絶縁膜に
よって埋められ平坦化される。従って、この上面にきわ
めて平坦性の良い眉間絶縁膜を従来の如くシリカ膜を塗
布することなく同質材を用いて容易に形成し得る。以下
図面を参照して本発明の詳細な説明する。
従来生じていた段差は温水化成によるアルミナ絶縁膜に
よって埋められ平坦化される。従って、この上面にきわ
めて平坦性の良い眉間絶縁膜を従来の如くシリカ膜を塗
布することなく同質材を用いて容易に形成し得る。以下
図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｇ）は本発明の一実施例を示す工程図
である。
である。
まず第１図（ａ）に示すように、半導体基板１の一生面
上には配線導体用の第１のアルミ金属膜２および高融点
金属またはそのシリサイドの膜３が順次被着され更にこ
の膜面には配線部形成用のレジスト膜が４ａ、４ｂのよ
うにパターン形成される。
上には配線導体用の第１のアルミ金属膜２および高融点
金属またはそのシリサイドの膜３が順次被着され更にこ
の膜面には配線部形成用のレジスト膜が４ａ、４ｂのよ
うにパターン形成される。
ここで、５はフィールド絶縁膜である。ついで、この第
１のアルミ金属膜２および高融点金属またはそのシリサ
イドの膜３の積層被着膜は第１図（ｂ）に示すようにレ
ジスト・パターンを介して選択エツチングされアルミ配
線パターンが形成される。
１のアルミ金属膜２および高融点金属またはそのシリサ
イドの膜３の積層被着膜は第１図（ｂ）に示すようにレ
ジスト・パターンを介して選択エツチングされアルミ配
線パターンが形成される。
ここで、２ａ、２ｂはこの工程で形成された第１のアル
ミ金属膜からなる配線導体、３ａ、３ｂは分割された高
融点金属またはそのシリサイドの膜をそれぞれ示す。つ
ぎの工程はレジスト・パターンの全てのレジスト膜をそ
のｔま残した状態で行なわれる。すなわち、第１図（Ｃ
）に示すようにレジスト膜４ａ、４ｂを残したまま第２
のアルミ金属の被着工程が半導体基板１に対して行なわ
れる。この工程が行なわれるとレジスト膜４ａ、４ｂお
よび配線パターン間の基板上には第２のアルミ金属膜６
ａ。
ミ金属膜からなる配線導体、３ａ、３ｂは分割された高
融点金属またはそのシリサイドの膜をそれぞれ示す。つ
ぎの工程はレジスト・パターンの全てのレジスト膜をそ
のｔま残した状態で行なわれる。すなわち、第１図（Ｃ
）に示すようにレジスト膜４ａ、４ｂを残したまま第２
のアルミ金属の被着工程が半導体基板１に対して行なわ
れる。この工程が行なわれるとレジスト膜４ａ、４ｂお
よび配線パターン間の基板上には第２のアルミ金属膜６
ａ。
６ｂおよび６ｃ、６ｄ、６ｅがそれぞれ同時に被着され
る。この際、被着すべき第２のアルミ金属膜の膜厚は配
線導体用の第１のアルミ金属膜２の１ｉ３以上１／２以
下に規定される。ここで、レジスト膜４ａ、４ｂ上の第
２のアルミ金属膜６ａ 、 ６ｂは第１図（ｄ）に示す
ようにレジスト膜４ａ、４ｂと共にり７ト・オフ法によ
って除去され高融点金属またはそのシリサイドの膜３ａ
、３ｂが露出出される。ついで、基板の全体は温度８０
℃程度の温水に浸漬され基板上に残された第２のアルミ
金属膜６ｃ。
る。この際、被着すべき第２のアルミ金属膜の膜厚は配
線導体用の第１のアルミ金属膜２の１ｉ３以上１／２以
下に規定される。ここで、レジスト膜４ａ、４ｂ上の第
２のアルミ金属膜６ａ 、 ６ｂは第１図（ｄ）に示す
ようにレジスト膜４ａ、４ｂと共にり７ト・オフ法によ
って除去され高融点金属またはそのシリサイドの膜３ａ
、３ｂが露出出される。ついで、基板の全体は温度８０
℃程度の温水に浸漬され基板上に残された第２のアルミ
金属膜６ｃ。
６ｄ、６ｅの各部分が第１のアルミ金属からなる配線導
体２ａ、２ｂと膜厚が等しくなるまで温水化成される。
体２ａ、２ｂと膜厚が等しくなるまで温水化成される。
第１図（ｅ）はこの工程終了時の状態図で７ｃ、７ｄ、
７ｅはこの化成工程で変換されたアルミナ絶縁膜をそれ
ぞれ示している。この際、配線導体２ａ、２ｂは高融点
金属またはそのシリサイドの膜３ａ、３ｂによってそれ
ぞれマスクされているので化成変換されることはない。
７ｅはこの化成工程で変換されたアルミナ絶縁膜をそれ
ぞれ示している。この際、配線導体２ａ、２ｂは高融点
金属またはそのシリサイドの膜３ａ、３ｂによってそれ
ぞれマスクされているので化成変換されることはない。
このマスク材はこの温水化成工程終了後直ちに除去され
る。すなわち、高融点金属（Ｔｉ、Ｍｏ、Ｗ、Ｃｒなど
）またはそのシリサイド（ＴｉＳｉ、ＭｏＳｉ、ＷＳｉ
、Ｃｒ５ｉ）は過峻水素（Ｈｔｏｚ）とアンモニア（Ｎ
Ｈ３’）の混溶液に選択的に溶解するので他に影響を与
えることなくマスク材のみ選択的にエツチング除去する
ことができる。勿論、ドライエツチングその他の手法を
用いてもよい。かくして、シリコン窒化膜またはシリコ
ン酸化膜をＣＶＤ法を用いて基板全面に被着せしめれば
第１図（ｆ）に示す如くきわめて平坦性に富む層間絶縁
膜８を得ることができ、更にレジスト膜９を介しスルー
・ホールを開口して上層配線導体１０を形成すれば、第
１図（−の如き完全とも言える平坦構造の２層配線半導
体装置を容易に実現せしめ得る。従って、同−平頭を遂
次実施すれば平坦性が著しく改善された多層配線半導体
装置をきわめて容易に製造し得る。この際、層間絶縁膜
８は単一材からなシ従来の如くシリカ塗布膜を有しない
のでスルー・ホールの形成工程を複雑化せしめることも
ない。
る。すなわち、高融点金属（Ｔｉ、Ｍｏ、Ｗ、Ｃｒなど
）またはそのシリサイド（ＴｉＳｉ、ＭｏＳｉ、ＷＳｉ
、Ｃｒ５ｉ）は過峻水素（Ｈｔｏｚ）とアンモニア（Ｎ
Ｈ３’）の混溶液に選択的に溶解するので他に影響を与
えることなくマスク材のみ選択的にエツチング除去する
ことができる。勿論、ドライエツチングその他の手法を
用いてもよい。かくして、シリコン窒化膜またはシリコ
ン酸化膜をＣＶＤ法を用いて基板全面に被着せしめれば
第１図（ｆ）に示す如くきわめて平坦性に富む層間絶縁
膜８を得ることができ、更にレジスト膜９を介しスルー
・ホールを開口して上層配線導体１０を形成すれば、第
１図（−の如き完全とも言える平坦構造の２層配線半導
体装置を容易に実現せしめ得る。従って、同−平頭を遂
次実施すれば平坦性が著しく改善された多層配線半導体
装置をきわめて容易に製造し得る。この際、層間絶縁膜
８は単一材からなシ従来の如くシリカ塗布膜を有しない
のでスルー・ホールの形成工程を複雑化せしめることも
ない。
以上詳細に説明したように、本発明によれば、アルミ配
線導体相互の間に従来生じていた段差は全て化成アルミ
ナからなる絶縁膜で完全に埋め尽くされきわめて平坦性
の良い眉間絶縁膜を容易に形成せしめるので、従来の如
く上層配線に断線事故を生ぜしめることもなくその配線
密度を著しく高めることができる。すなわち、高集積度
且つ高信頼性の多層配線半導体装置をきわめて高い生産
効率を以って製造し得る顕著なる効果を有する。
線導体相互の間に従来生じていた段差は全て化成アルミ
ナからなる絶縁膜で完全に埋め尽くされきわめて平坦性
の良い眉間絶縁膜を容易に形成せしめるので、従来の如
く上層配線に断線事故を生ぜしめることもなくその配線
密度を著しく高めることができる。すなわち、高集積度
且つ高信頼性の多層配線半導体装置をきわめて高い生産
効率を以って製造し得る顕著なる効果を有する。
第１図軸）〜（ｇ）は本発明の一実施例を示す工程図で
ある。 １・・・・・・半導体基板、２・・・・・・第１のアル
ミ金属膜、２ａ 、 ２ｂ・・・・・・第１のアルミ金
属膜からなる配線導体、３，３ａ、３ｂ・・・・・・高
融点金属またはそのシリサイドの膜、４ａ、４ｂ、９・
・・・・・レジスト膜、５・・・・・・フィールド絶縁
膜、 ６ａ〜６ｅ・・・・・・第２のアルミ金属膜、７
ｃ〜７ｅ・・・・・・温水化成によるアルミナ絶縁膜、
８・・・・・・層間絶縁膜、１０・・・・・・上層配線
導体。 代理人 弁理士 内 原 晋、・’；”、ｌ”ｑ
−：’、−，。 〈 □
ある。 １・・・・・・半導体基板、２・・・・・・第１のアル
ミ金属膜、２ａ 、 ２ｂ・・・・・・第１のアルミ金
属膜からなる配線導体、３，３ａ、３ｂ・・・・・・高
融点金属またはそのシリサイドの膜、４ａ、４ｂ、９・
・・・・・レジスト膜、５・・・・・・フィールド絶縁
膜、 ６ａ〜６ｅ・・・・・・第２のアルミ金属膜、７
ｃ〜７ｅ・・・・・・温水化成によるアルミナ絶縁膜、
８・・・・・・層間絶縁膜、１０・・・・・・上層配線
導体。 代理人 弁理士 内 原 晋、・’；”、ｌ”ｑ
−：’、−，。 〈 □
Claims (1)
- 半導体基板の一主面上に配線導体用の第１のアルミ金属
膜を全面被着せしめる工程と、前記第１のアルミ金属膜
上の高融点金属またはそのシリサイドを全面被着せしめ
る工程と、前記高融点金属またはそのシリサイドの膜上
に配線部形成用のレジスト・パターンを形成する工程と
、前記レジスト・パターンを介し前記第１のアルミ金属
膜を上部の高融点金属またはそのシリサイドの膜と共に
選択的にエッチング除去するアルミ配線パターンの形成
工程と、前記レジスト・パターンのレジスト膜をそのま
ま残し第２のアルミ金属膜を前記第１のアルミ金属膜の
１／３以上１／２以下の膜厚で前記半導体基板上のアル
ミ配線パターン間に被着せしめる第２のアルミ金属報着
工程と、前記レジスト・パターンのレジスト膜に被着す
る前記第２のアルミ金属膜を下部のレジスト膜と共に除
去するリフト・オフ工程と、前記リフト・オフ工程によ
り露出される前記高融点金属またはそのシリサイドの膜
をマスクとして前記アルミ配線パターン間の第２のアル
ミ金属膜を前記第１のアルミ金属膜とほぼ等しい膜厚の
アルミナ絶縁膜に変換する温水化成工程と、前記高融点
金属またはそのシリサイドの膜を前記アルミ配線パター
ンの第１のアルミ金属膜上から除去する選択エッチング
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187487A JPS63207152A (ja) | 1987-02-24 | 1987-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187487A JPS63207152A (ja) | 1987-02-24 | 1987-02-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63207152A true JPS63207152A (ja) | 1988-08-26 |
Family
ID=12620412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4187487A Pending JPS63207152A (ja) | 1987-02-24 | 1987-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63207152A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235646A (ja) * | 1985-08-09 | 1987-02-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6236842A (ja) * | 1985-08-10 | 1987-02-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1987
- 1987-02-24 JP JP4187487A patent/JPS63207152A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235646A (ja) * | 1985-08-09 | 1987-02-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6236842A (ja) * | 1985-08-10 | 1987-02-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0215632A (ja) | 半導体集積回路の製造方法 | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JPS63207152A (ja) | 半導体装置の製造方法 | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6085514A (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH0425157A (ja) | 半導体装置の製造方法 | |
| JPS6312169A (ja) | 半導体装置の製造方法 | |
| JPH04152526A (ja) | 半導体素子の製造方法 | |
| JPS5895839A (ja) | 半導体装置の製造方法 | |
| JPS6355784B2 (ja) | ||
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPS6322067B2 (ja) | ||
| JPS6344740A (ja) | 半導体装置の製造方法 | |
| JPS63271954A (ja) | 半導体装置の製造方法 | |
| JPS58197852A (ja) | 半導体装置の製造方法 | |
| JPH05121561A (ja) | 半導体装置の製造方法 | |
| JPS63229840A (ja) | 多層配線の形成方法 | |
| JPH0555210A (ja) | 半導体装置 | |
| JPH05275539A (ja) | 半導体装置の製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS63308346A (ja) | 半導体装置 |