JPS584993A - ミリ波集積回路およびその製造方法 - Google Patents
ミリ波集積回路およびその製造方法Info
- Publication number
- JPS584993A JPS584993A JP57108615A JP10861582A JPS584993A JP S584993 A JPS584993 A JP S584993A JP 57108615 A JP57108615 A JP 57108615A JP 10861582 A JP10861582 A JP 10861582A JP S584993 A JPS584993 A JP S584993A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wave integrated
- component
- circuit according
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/10—Arrangements for heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/02—Manufacture or treatment of conductive package substrates serving as an interconnection, e.g. of metal plates
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ミリ波集積回路（ＭＩＣ）およびその製造方
法に関する。
法に関する。
＜Ｕ波集積回路は、一般に、小さな信号処理の用途に限
られ九低出力装置である。例えば受動マ、チンダ部品お
よびガンダイオードのような能動部品等を含む、高周波
伝送システムへの用途に用いられる高出力集積回路を提
供する試みは、これ壕で不成功に終った。これらの能動
および受動部品には、広範表両立し難い特性が要求され
る。即ち、ガンダイオードの構成は、典型的には、ｎ＋
“ヒ化ガリウム基板上へのｍ”−ｎ −ｎ＋エピタキシ
ャル層の形成を含んでお）、一方、ミリ波集積回路は、
回路の必要な素子間分離を提供するため、高抵抗半導体
基板を必要とする。熱的インピーダンスを減少し、それ
によってダイオードの過熱を防止するためには、ＭＩＣ
基板の厚さを減少することが必要である。しかし、もし
、そうしたならば、ＭＩＣのストリ、！フィンロスが許
容し難い値に減少し、装置全体が極めてこわれ易くなり
てしまう。
られ九低出力装置である。例えば受動マ、チンダ部品お
よびガンダイオードのような能動部品等を含む、高周波
伝送システムへの用途に用いられる高出力集積回路を提
供する試みは、これ壕で不成功に終った。これらの能動
および受動部品には、広範表両立し難い特性が要求され
る。即ち、ガンダイオードの構成は、典型的には、ｎ＋
“ヒ化ガリウム基板上へのｍ”−ｎ −ｎ＋エピタキシ
ャル層の形成を含んでお）、一方、ミリ波集積回路は、
回路の必要な素子間分離を提供するため、高抵抗半導体
基板を必要とする。熱的インピーダンスを減少し、それ
によってダイオードの過熱を防止するためには、ＭＩＣ
基板の厚さを減少することが必要である。しかし、もし
、そうしたならば、ＭＩＣのストリ、！フィンロスが許
容し難い値に減少し、装置全体が極めてこわれ易くなり
てしまう。
図面に示すように、本発明の製造工程は通常多数の段階
に分けられる。
に分けられる。
第１の段階は、半導体基板１０上へのエピタキシャルｎ
”ｍ−ｎ ナンドイ、チガン屡の成長である。ガン
層は、約５−の厚さ、１０”／ｅ４未満の濃度の緩衝層
１１と、２＾鋼の厚さく ６０ ＧＨｚの場合）、１０
／ｅｅの濃度の中間活性層１２と、約３８ｍの厚さ、
１０ 々未満の濃度°の上部コンタクト層１３とから構
成され石、活性層１２の厚さは、もちろんダイオードが
作動する周波数により決定される。
”ｍ−ｎ ナンドイ、チガン屡の成長である。ガン
層は、約５−の厚さ、１０”／ｅ４未満の濃度の緩衝層
１１と、２＾鋼の厚さく ６０ ＧＨｚの場合）、１０
／ｅｅの濃度の中間活性層１２と、約３８ｍの厚さ、
１０ 々未満の濃度°の上部コンタクト層１３とから構
成され石、活性層１２の厚さは、もちろんダイオードが
作動する周波数により決定される。
ムｕＧ＠−Ｎｉからなるオーイックコンタクト１４（２
０００裏−５００１）は、？上面に蒸着される。
０００裏−５００１）は、？上面に蒸着される。
典型的には０．００４インチないしα００５インチの径
のコンタクトの面積は、例えばメタルリフトオフ法によ
り規定される。この段階でスライ不上に合せマークが形
成されて亀よい０次に、通常の方法でコンタクｋｊ４は
Ｇａムロ内に含金化される。
のコンタクトの面積は、例えばメタルリフトオフ法によ
り規定される。この段階でスライ不上に合せマークが形
成されて亀よい０次に、通常の方法でコンタクｋｊ４は
Ｇａムロ内に含金化される。
スライスの上面の上方に再使用可能なプロトンアイソレ
ージ薗ンマスク１１が位置合せされ、そしてガンダイオ
ードを巻シ巻く一一輪一１１＋すンドイ、チ構造全体が
！ロトンアイソレートされる。ＡＩＧ＠−Ｎ１コンタク
ト上への厚い金／臂ツドの電気メッキの替りに再使用可
能なプロトンアイソレージ１ンマスクを使用する理由は
、厚い金−譬、ド（） １０ ｍｍ ）がその後のコン
タクトマスクの合せを妨害するためである。マスクは、
約４畑の深さにがロンが拡散された２５細の厚さのシリ
；ンウェハーから構成される。その直径およびガンダイ
オードの位置に対応する電気メッキ金／譬ツド１６は、
−口ンが拡散された表面に堆積された薄い金属層例えば
ＣｒＡｍ層１１上に形成される。金ノ帯、どの厚さは、
論“−！１１−ナンドイッチ層に浸透するＫＩｊ！Ｐ１
！な最大ｆａトンエネルギーに依存する。最終のかつ非
常に厳１１さを要求する工程は、アンドープシリコンを
２０Ｊ＊＠度選択的にエツチング除去し、比較的プロト
ンを透過する典型的には４μ晴の厚さのがロンがドープ
されたシリコンの膜１８を残すことである。膜の剛性の
ために、支持のためウェハー上に支持のため除去されな
いフレーム（図示せず）が残される。幾つかの用途では
、！ロトンアイソレーシ■ンマスクが用いられず、投影
蝕刻法が用いられる・ ゾロトンアイソレージ曽ンの後、上面に例えば１＃鯛の
厚さの厚い金層１ｇが蒸着され、次いで類似の厚さの電
子♂−ムにより堆積され九８１０□の保護層（図示せず
）が形成される。金層は、最終的にｌｉ ＧａＡｌ上Ｋ
ｌ波集積回路が形成され、低温５−ｔＯ，膜の機能紘、
ハ表面のひっかき傷の防止のため、およびその後の工程
の良めにＡ１１を押えるととである。スライスの上面に
は適轟なホルダー（図示せず）がマウントされ、そして
半導体基板がｏ、 ｏ ｏ ｓインチルα００５インチ
（７５＃調〜１２５ ｓ−）の厚さに薄く化学的方法で
工、チンダされる。この場合、０．００４インチ程度の
中間の厚さであることがよい、基板がよシ薄くなると、
＊−）タンク性が良くなるが、薄すぎるとストリッジツ
インロスが増加し、最終ＩＣチ、ｆが堆扱うにはもろす
Ｖる（ＩＣｆＣｆラグ積は少なくとも１■×２■である
と考えられる）。
ージ薗ンマスク１１が位置合せされ、そしてガンダイオ
ードを巻シ巻く一一輪一１１＋すンドイ、チ構造全体が
！ロトンアイソレートされる。ＡＩＧ＠−Ｎ１コンタク
ト上への厚い金／臂ツドの電気メッキの替りに再使用可
能なプロトンアイソレージ１ンマスクを使用する理由は
、厚い金−譬、ド（） １０ ｍｍ ）がその後のコン
タクトマスクの合せを妨害するためである。マスクは、
約４畑の深さにがロンが拡散された２５細の厚さのシリ
；ンウェハーから構成される。その直径およびガンダイ
オードの位置に対応する電気メッキ金／譬ツド１６は、
−口ンが拡散された表面に堆積された薄い金属層例えば
ＣｒＡｍ層１１上に形成される。金ノ帯、どの厚さは、
論“−！１１−ナンドイッチ層に浸透するＫＩｊ！Ｐ１
！な最大ｆａトンエネルギーに依存する。最終のかつ非
常に厳１１さを要求する工程は、アンドープシリコンを
２０Ｊ＊＠度選択的にエツチング除去し、比較的プロト
ンを透過する典型的には４μ晴の厚さのがロンがドープ
されたシリコンの膜１８を残すことである。膜の剛性の
ために、支持のためウェハー上に支持のため除去されな
いフレーム（図示せず）が残される。幾つかの用途では
、！ロトンアイソレーシ■ンマスクが用いられず、投影
蝕刻法が用いられる・ ゾロトンアイソレージ曽ンの後、上面に例えば１＃鯛の
厚さの厚い金層１ｇが蒸着され、次いで類似の厚さの電
子♂−ムにより堆積され九８１０□の保護層（図示せず
）が形成される。金層は、最終的にｌｉ ＧａＡｌ上Ｋ
ｌ波集積回路が形成され、低温５−ｔＯ，膜の機能紘、
ハ表面のひっかき傷の防止のため、およびその後の工程
の良めにＡ１１を押えるととである。スライスの上面に
は適轟なホルダー（図示せず）がマウントされ、そして
半導体基板がｏ、 ｏ ｏ ｓインチルα００５インチ
（７５＃調〜１２５ ｓ−）の厚さに薄く化学的方法で
工、チンダされる。この場合、０．００４インチ程度の
中間の厚さであることがよい、基板がよシ薄くなると、
＊−）タンク性が良くなるが、薄すぎるとストリッジツ
インロスが増加し、最終ＩＣチ、ｆが堆扱うにはもろす
Ｖる（ＩＣｆＣｆラグ積は少なくとも１■×２■である
と考えられる）。
次に、基板側にホトレジストが・スピンコードされ、上
部にあるガンダイオードのサイズと位置に対応してレジ
ストを開口する０次いでスライスを電解工、チンダのカ
ソードとして用いてガンダイオードの下の半導体ＧａＡ
ｓを選択的に除去する。スライスへのバイアスは金層１
９に加えられる。／４イアスをとるための金層および接
続金配線は、適切なマスク物質によシミ郷液との接触を
防止され、半導体表面のみが工、チンダ液にさらされる
。工、チングが生ずるために、ＧａＡｓの表面からエレ
クトロンが除去され、それによって半導体の原子間を結
びつける結合が破壊される。しかし、外部電源からの電
流がエレクトロンの要求を満たすと、工、チャントの化
学的作用祉阻止される。本発明の場合、ガンダイオード
を介して上部オー１．クコンタクトからバイアスが加え
られる。最初に、半導体基板中を電流は流れず、半導体
Ｇａム１の工、チンダは電解液がｔ緩衝層に達するまで
進行する。次いで電流が流れ、ｎ十緩衝層におけるエツ
チングが防止され、自己制限効果が生ずる。ホール２０
の横方向の拡がりは、一旦緩衝層に達すると、どの程度
長くスライスがエツチング液中に残されるかに依存する
。
部にあるガンダイオードのサイズと位置に対応してレジ
ストを開口する０次いでスライスを電解工、チンダのカ
ソードとして用いてガンダイオードの下の半導体ＧａＡ
ｓを選択的に除去する。スライスへのバイアスは金層１
９に加えられる。／４イアスをとるための金層および接
続金配線は、適切なマスク物質によシミ郷液との接触を
防止され、半導体表面のみが工、チンダ液にさらされる
。工、チングが生ずるために、ＧａＡｓの表面からエレ
クトロンが除去され、それによって半導体の原子間を結
びつける結合が破壊される。しかし、外部電源からの電
流がエレクトロンの要求を満たすと、工、チャントの化
学的作用祉阻止される。本発明の場合、ガンダイオード
を介して上部オー１．クコンタクトからバイアスが加え
られる。最初に、半導体基板中を電流は流れず、半導体
Ｇａム１の工、チンダは電解液がｔ緩衝層に達するまで
進行する。次いで電流が流れ、ｎ十緩衝層におけるエツ
チングが防止され、自己制限効果が生ずる。ホール２０
の横方向の拡がりは、一旦緩衝層に達すると、どの程度
長くスライスがエツチング液中に残されるかに依存する
。
レジスト層が除去され、金属例え゛ばＣｒＡｕが牛導体
基板側に蒸着される。ホールの壁の良好なメタルカパレ
、ジのために杜、蒸着中にスライスを回転し、傾斜させ
るための回転スライスホルダーを用いるのが好ましい、
ガンダイオード。
基板側に蒸着される。ホールの壁の良好なメタルカパレ
、ジのために杜、蒸着中にスライスを回転し、傾斜させ
るための回転スライスホルダーを用いるのが好ましい、
ガンダイオード。
は、基板側が接地されているとすれば、負のバイアスを
意味する上部；ンタクト上の層方向の／ヤイアスのシ冒
ットキーΔリアコンタクトとシリーズで作動するであろ
う、或いは、分離層が５５０℃までの温度で高抵抗を維
持し得る、分離のための重水素又は高ドーノ量のデロト
ンノ注入が用いられる。どの場合で４、オー建、クコン
タクトを形成するえめに、Ｃｒム−の替りにＡｕＧ・−
Ｎｉが用いられる。
意味する上部；ンタクト上の層方向の／ヤイアスのシ冒
ットキーΔリアコンタクトとシリーズで作動するであろ
う、或いは、分離層が５５０℃までの温度で高抵抗を維
持し得る、分離のための重水素又は高ドーノ量のデロト
ンノ注入が用いられる。どの場合で４、オー建、クコン
タクトを形成するえめに、Ｃｒム−の替りにＡｕＧ・−
Ｎｉが用いられる。
次に、ホールは金の電気メッキによｅｓｔめられ、ガン
ダイオードに対する金のヒートシンク柱が形成される。
ダイオードに対する金のヒートシンク柱が形成される。
最初−ホールを埋める丸めに、次に接合のため基板側を
メ、ｄＰする２段階のメ、キ工程が必要である。
メ、ｄＰする２段階のメ、キ工程が必要である。
８鳳０２保膜層を工、チンダにより除去した後、ｒ／回
路を形成するため不要な金をエツチング又社、そして好
ましく社イオンミーリングによる除去する通常の光蝕刻
法で、スライスの上部ＫＭＩＣ回路が形成される。
路を形成するため不要な金をエツチング又社、そして好
ましく社イオンミーリングによる除去する通常の光蝕刻
法で、スライスの上部ＫＭＩＣ回路が形成される。
次いで、スライスを集積回路チ、ｆに分割するため、ス
ライスの下部において、グリッドを金層を介して工、チ
ング除去する。
ライスの下部において、グリッドを金層を介して工、チ
ング除去する。
以上、ヒ化ガリウム上に形成され九装置について説明し
たが、本発明紘これに限らず、他の半導体にも適用可能
である。
たが、本発明紘これに限らず、他の半導体にも適用可能
である。
第１図は本発明の集積回路の製造ｌ１を示すフローチャ
ート、および第２図は第１図に示す工程により製造され
た集積回路の断面図である。 １０・・・半導体基板、１１・・・緩衝層、１２・・・
活性層、１１・・・コンタクト層、１４・・・オーミッ
クコンｆｉｌト、ｉｓ・・・プロトンアイツレ−シーン
用マスク。
ート、および第２図は第１図に示す工程により製造され
た集積回路の断面図である。 １０・・・半導体基板、１１・・・緩衝層、１２・・・
活性層、１１・・・コンタクト層、１４・・・オーミッ
クコンｆｉｌト、ｉｓ・・・プロトンアイツレ−シーン
用マスク。
Claims (9)
- （１） 共通半導体基板と、この基板上に配設された
低出力部品および高出力部品と、前記下部部品の下でか
つそれとそろえられた、前記基板の開口部に配設された
熱伝導性物質体とからなり、前記熱伝導性物質体は高出
力部品のためのヒートシンクを形成するミリ波集積回路
。 - （２）前記基板はヒ化ガリウムからなる特許請求の範囲
第１項記載のミリ波集積回路。 - （３）前記高出力部品はガンダイオードである特許請求
の範囲第１又は２項記載のｉす波集積回路。 - （４）前記低出力部品は受動部品である特許請求の範囲
第１又は２項記載のミリ波集積回路。 - （５） 前記低出力部品は金ストリ、シラインである
特許請求の範囲第１又は２項記載のミリ波集積回路。 - （６）高出力部品の下でかつそれとそろえられた半導体
基板の部分を除去する工程、およびそれによって形成さ
れた開口部に熱伝導性物質を配設し、それによりて部品
から生ずる熱の通路を形成する工程からなる、共通半導
体基板上に配設された低出力部品および高出方部品を含
むミリ波集積回路の製造方法。 - （７）前記基板は電解エツチングにより除去される特許
請求の範囲第６項記載のミリ波集積回路の製造方法。 - （８） 前記熱伝導性物質は電解法により堆積される
特許請求の範囲第６又は７項記載の＜９波集積回路の製
造方法。 - （９） 前記低出力部品は、この部品の下の基板に！
ロトンを注入することにより基板から分離される特許請
求の範囲第６又は７項記載のｉ リ波集積回路の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB08119677A GB2100925B (en) | 1981-06-25 | 1981-06-25 | Fabricating integrated circuits |
| GB8119677 | 1981-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584993A true JPS584993A (ja) | 1983-01-12 |
Family
ID=10522814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57108615A Pending JPS584993A (ja) | 1981-06-25 | 1982-06-25 | ミリ波集積回路およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4661836A (ja) |
| EP (1) | EP0069511B1 (ja) |
| JP (1) | JPS584993A (ja) |
| DE (1) | DE3267563D1 (ja) |
| GB (1) | GB2100925B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4800420A (en) * | 1987-05-14 | 1989-01-24 | Hughes Aircraft Company | Two-terminal semiconductor diode arrangement |
| DE3718684A1 (de) * | 1987-06-04 | 1988-12-22 | Licentia Gmbh | Halbleiterkoerper |
| US4967201A (en) * | 1987-10-22 | 1990-10-30 | Westinghouse Electric Corp. | Multi-layer single substrate microwave transmit/receive module |
| JPH01257355A (ja) * | 1987-12-14 | 1989-10-13 | Mitsubishi Electric Corp | マイクロ波モノリシックｉｃ |
| US4939562A (en) * | 1989-04-07 | 1990-07-03 | Raytheon Company | Heterojunction bipolar transistors and method of manufacture |
| US5177595A (en) * | 1990-10-29 | 1993-01-05 | Hewlett-Packard Company | Microchip with electrical element in sealed cavity |
| JP2721093B2 (ja) * | 1992-07-21 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
| US5457068A (en) * | 1992-11-30 | 1995-10-10 | Texas Instruments Incorporated | Monolithic integration of microwave silicon devices and low loss transmission lines |
| JPH06326330A (ja) * | 1993-05-13 | 1994-11-25 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| USD492884S1 (en) | 2003-02-28 | 2004-07-13 | Karl T. Swope | Serving tray with cutting board inserts |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329081A (en) * | 1976-08-30 | 1978-03-17 | Nec Corp | Superhigh frequency semiconductor diode device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3435306A (en) * | 1966-11-23 | 1969-03-25 | Texas Instruments Inc | Structure and fabrication of microwave oscillators |
| US3510734A (en) * | 1967-10-18 | 1970-05-05 | Hughes Aircraft Co | Impatt diode |
| US3696272A (en) * | 1970-08-21 | 1972-10-03 | Rca Corp | Avalanche diode |
| US3981073A (en) * | 1973-06-21 | 1976-09-21 | Varian Associates | Lateral semiconductive device and method of making same |
| US4030943A (en) * | 1976-05-21 | 1977-06-21 | Hughes Aircraft Company | Planar process for making high frequency ion implanted passivated semiconductor devices and microwave integrated circuits |
| US4097890A (en) * | 1976-06-23 | 1978-06-27 | Hewlett-Packard Company | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture |
| IT1068248B (it) * | 1976-11-16 | 1985-03-21 | Selenia Ind Elettroniche | Procedimento per la realizzazione di dispositivi a semiconduttore passivati con dissipatore di calore integrato |
| JPS54123887A (en) * | 1978-03-17 | 1979-09-26 | Matsushita Electric Ind Co Ltd | Photo integrated citcuit |
| DE3067381D1 (en) * | 1979-11-15 | 1984-05-10 | Secr Defence Brit | Series-connected combination of two-terminal semiconductor devices and their fabrication |
-
1981
- 1981-06-25 GB GB08119677A patent/GB2100925B/en not_active Expired
-
1982
- 1982-06-24 EP EP82303298A patent/EP0069511B1/en not_active Expired
- 1982-06-24 DE DE8282303298T patent/DE3267563D1/de not_active Expired
- 1982-06-25 JP JP57108615A patent/JPS584993A/ja active Pending
-
1985
- 1985-09-25 US US06/781,194 patent/US4661836A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329081A (en) * | 1976-08-30 | 1978-03-17 | Nec Corp | Superhigh frequency semiconductor diode device |
Also Published As
| Publication number | Publication date |
|---|---|
| US4661836A (en) | 1987-04-28 |
| EP0069511A1 (en) | 1983-01-12 |
| EP0069511B1 (en) | 1985-11-21 |
| GB2100925B (en) | 1985-06-05 |
| GB2100925A (en) | 1983-01-06 |
| DE3267563D1 (en) | 1986-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5449930A (en) | High power, compound semiconductor device and fabrication process | |
| US3928092A (en) | Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices | |
| US5236854A (en) | Compound semiconductor device and method for fabrication thereof | |
| US3805376A (en) | Beam-lead electroluminescent diodes and method of manufacture | |
| US3280391A (en) | High frequency transistors | |
| JPS584993A (ja) | ミリ波集積回路およびその製造方法 | |
| US3716429A (en) | Method of making semiconductor devices | |
| US3427708A (en) | Semiconductor | |
| JP4182376B2 (ja) | 半導体装置 | |
| US3878008A (en) | Method of forming high reliability mesa diode | |
| US3959098A (en) | Electrolytic etching of III - V compound semiconductors | |
| US4596069A (en) | Three dimensional processing for monolithic IMPATTs | |
| US3303071A (en) | Fabrication of a semiconductive device with closely spaced electrodes | |
| JPS60110175A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH04335552A (ja) | 半導体装置の製造方法 | |
| JP2817217B2 (ja) | 金属・半導体接合を有する半導体装置およびその製造方法 | |
| US3293092A (en) | Semiconductor device fabrication | |
| EP0359202A1 (en) | Compound semiconductor device having phosphorus-containing surface protective film and method of fabricating same | |
| JPS5986268A (ja) | 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ− | |
| Wen et al. | Multilayer vapor-phase epitaxial silicon millimeter-wave IMPATT diodes | |
| KR980006522A (ko) | 반도체 소자 및 그의 제조방법 | |
| US3250964A (en) | Semiconductor diode device and method of making it | |
| JPH0513780A (ja) | 半導体装置の製造方法 | |
| JPS6179261A (ja) | 半導体装置の製造方法 | |
| JPS5830170A (ja) | 化合物半導体素子およびその電極形成法 |