JPS6047058U - チヤネル制御装置 - Google Patents

チヤネル制御装置

Info

Publication number
JPS6047058U
JPS6047058U JP12306284U JP12306284U JPS6047058U JP S6047058 U JPS6047058 U JP S6047058U JP 12306284 U JP12306284 U JP 12306284U JP 12306284 U JP12306284 U JP 12306284U JP S6047058 U JPS6047058 U JP S6047058U
Authority
JP
Japan
Prior art keywords
command
storage area
processing unit
main processing
main memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12306284U
Other languages
English (en)
Inventor
昇 山本
俊明 井比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12306284U priority Critical patent/JPS6047058U/ja
Publication of JPS6047058U publication Critical patent/JPS6047058U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案に係るチャネル制御システムの一実施例
、第２図は本考案の一実施である。 図において１は主処理装置、２は主記憶メモリ、３は共
通バス、４はバスコントロール回路、５はチャネル装置
、６はＤＭＡ制御回路、７はコマンドレジスタ、８はス
テータスレジスタ、９は割込み制御ビット格納エリア、
・１０はローカルバス、１１乃至１１″はサブチャネル
装置、１２はターミナル、１３はサブ処理装置、１４は
共通バス、１５はサブ記憶メモリをそれぞれ示す。

Claims (1)

  1. 【実用新案登録請求の範囲】 主処理装置、該主処理装置に共通バスを介して接続され
    るチャネル装置、該共通バスに接続され主処理装置及び
    チャネル装置よりＤＭＡ制御により記憶／読出しが行な
    われる主記憶メモリ、チャネル装置上に設けられ共通バ
    スを介して主処理装置によるアクセスが可能なインタフ
    ェースレジスタを備え、主処理装置よりインタフェース
    レジスタ上にコマンドをセットしてチャンネル装置を起
    動スるシステムにおいて、 前記インタフェースレジスタに、コマンド格納領域と、
    このコマンド格納領域に格納される情報がコマンドであ
    るかコマンドが格納される主記憶メモリ上のアドレス情
    報であるかを表示する割込ビット格納エリアとを設ける
    とともに、チャネル装置へ送出するコマンドの長さに応
    じて当該コマンドを前記インタフェースレジスタのコマ
    ンド格納領域にセットするか主記憶メモリにセットする
    かを判断し、該コマンドを主記憶メモリにセットする場
    合はセットした主記憶メモリのアドレスをインタフェー
    スレジスタのコマンド格納領域にセットし、且つ前記割
    込ビット格納エリアにその旨を示すビット情報をセット
    する制御手段を前記主処理装置に設けたことを特徴どす
    るチャネル制御装置。
JP12306284U 1984-08-11 1984-08-11 チヤネル制御装置 Pending JPS6047058U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12306284U JPS6047058U (ja) 1984-08-11 1984-08-11 チヤネル制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12306284U JPS6047058U (ja) 1984-08-11 1984-08-11 チヤネル制御装置

Publications (1)

Publication Number Publication Date
JPS6047058U true JPS6047058U (ja) 1985-04-02

Family

ID=30281057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12306284U Pending JPS6047058U (ja) 1984-08-11 1984-08-11 チヤネル制御装置

Country Status (1)

Country Link
JP (1) JPS6047058U (ja)

Similar Documents

Publication Publication Date Title
JPS6047058U (ja) チヤネル制御装置
JPS60180051U (ja) データ伝送制御装置
JPS59182762U (ja) 情報処理装置
JPS58147050U (ja) 情報処理装置
JPS6065843U (ja) メモリアドレス拡張回路
JPS6095654U (ja) デ−タ転送制御装置
JPS5894022U (ja) オンライン高速デ−タ編集制御システム
JPS60131056U (ja) メモリ内蔵形ｌｓｉ
JPS59108951U (ja) 情報処理装置
JPS5851352U (ja) アナログ入力コントロ−ラ
JPS5847180U (ja) 集積回路のテストクリツプ
JPS6065845U (ja) 読出専用記憶装置
JPS59118048U (ja) 双方向ダイレクトメモリアクセス転送回路
JPS58108547U (ja) デ−タ転送装置
JPS6087050U (ja) デ−タ転送制御装置
JPS5872050U (ja) レシ−ト印字装置
JPS5837267U (ja) 映像合成装置
JPS6257836U (ja)
JPS6057127U (ja) 電子線描画装置
JPS58148799U (ja) メモリ保護機構
JPS58171556U (ja) パネル制御装置
JPS6030050U (ja) デ−タメモリアクセス方式
JPS59187850U (ja) 記憶回路アドレス装置
JPS6065848U (ja) 計算機システム
JPS59108906U (ja) 制御装置の仕様デ−タ表示装置