JPS5851413B2 - ハンドウタイソウチノ セイゾウホウホウ - Google Patents

Description

【発明の詳細な説明】 本発明は、高耐圧半導体装置、特にメサ接合を有するダ
イオード、トランジスタ、サイリスク等の半導体装置の
製造方法に関する。

従来の半導体装置は、プレーナ接合を有するものとメサ
接合を有するものとに大別される。

単純なプレーナ接合を有する半導体装置は、ｐｎ接合端
部が曲面状となることや表面電荷の影響を受は易いこと
などの理由により耐圧が低く、数百ボルトどまりである
。

いわゆるガードリング接合やフィールドプレートを付加
したプレーナ接合型装置は耐圧がやや改善されるが、大
幅な耐圧向上は期待できない。

半導体基体の両主表面下に複数個のガードリング接合を
設ける新しいプレーナ接合型装置は耐圧の点ではあまり
問題はないが、オン電圧が高いという致命的な欠点を有
する。

一方、メサ接合型装置は、ｐｎ接合が露出する半導体基
体端面をいわゆる正レベル状となすこと（逆メサ法）に
よって構造的に高耐圧なものが得られる。

しかしながら従来技術では、高耐圧のメサ接合型半導体
装置を歩留りよく低コストで製造するのが困難であった
。

このような従来技術の問題点を更に詳しく説明する。

第１図は、従来のメサ型半導体装置の一例を示すもので
、メサ型ｐｎ−ｎダイオードの断面が示されている。

ｎ型高比抵抗シリコン基体層１の両側にｎ型低比抵抗シ
リコ７層２及びｐ型低比抵抗シリコン層３が形成され、
これらシリコン層２．３にはそれぞれカソード電極４、
アノード電極５がオーミック接触されている。

シリコン層１゜３間に形成されるｐｎｎ接合炉、該接合
面に対して鋭角θをもつように形成された正ベベル端面
に終端しており、この端面は、特性安定化のための保護
用ガラス層６で被覆されている。

このように正ベベル端面を設けたダイオードにおいては
、アノード−カソード間にｐｎｎ接合炉逆方向にバイア
スされるように電圧を印加すると、主として、高比抵抗
シリコン層１内に空乏層が拡延し、このときの端面電界
強度が正ベベルの採用により十分小さくされるので高耐
圧特性が得られる。

ところで、百アンペアを越すような大電流容量の装置は
別として通常の半導体装置のペレットの直径はたかだか
１０關程度である。

一方、単結晶ウェハは、直径３０−１００ｍｍである。

従って、通常の半導体装置の製造においては、一枚のウ
ェハ中に同時に多数の素子を形成し、最後にウェハをそ
れぞれの素子を含む多数のペレットに分割する方法がと
られ、それによって、特性の均−化及び低価格化をはか
るようにしている。

第１図の如き装置を製造する場合にも、従来は上述のペ
レット化工程を含む方法がとられており、その一例を第
２図について説明すると次のようになる。

まずｎ型高比抵抗シリコン基体層１を有する単結晶シリ
コンウェハ１０のそれぞれの主表面に燐及びガリウムな
どの導電型決定不純物を拡散して、それぞれｎ型及びｐ
型の低比抵抗層２，３を形成する。

次いで、ｎ型層２側の主表面を選択的にエッチしてｐｎ
ｎ接合炉達する閉環状の溝７を形成してｐｎ接合を複数
部分に分割する。

この後は、第１図に示すように、溝７の内面にガラス層
６を被着し、電極４，５を形成し、最後に、溝７に沿っ
てウェハ１０を接合Ｊを含む複数のペレットに分断する
。

このような製法においては、溝７は接合Ｊが分断される
程度に十分深く形成される必要があるので、溝部分にお
けるウェハの厚さはｐ型層３の厚さ以下となり極めてう
ずくなる。

通常、ｐ型層３は数十ミクロン以下であるので、溝部分
でのウェハ厚さは、数ミクロン乃至２０ミクロン程度に
なり極めて割れ易くなる。

そのため、後続のガラス被着、電極形成などの各工程に
おいては、ウェハの割れが生じないように特別な配慮を
する必要があり、そうしなければ歩留りは著しく低下す
る。

このようにウェハ割れを防止しなからメサ型半導体装置
を製造する方法として、従来、第３図に示すような方法
が提案されている。

この方法は、必要な拡散処理によりｐｎｎ接合炉形成さ
れたウェハ１０の一方の主表面に溝７の形状に対応した
格子状の補強板（例えばシリコン板）９をガラスなどか
らなる接着層８により固着し、しかる後破線に示す如く
溝７をエツチングにより形成し、第２図について述べた
と同様な後続工程を実施するものである。

この方法によれば、ウェハ１０のペレット化の前の段階
で不所望のウェハ割れが生ずる懸念はない。

しかしながら、この方法には次の欠点がある。

すなわち、第１に、補強板が多数の孔を有しているため
機械的強度が十分でなく、このため、メサ溝形成後にウ
ェハが曲ってしまい後続の処理工程において例えばホト
エツチングの際に支障をきたす。

第２に、補強板９とウェハ１０との接着にガラスを用い
ているため、後続の処理温度はガラスの軟化点以下の温
度に制限されてしまう。

この結果、例えば、ｐｎ接合保護のためのガラス被着工
程では、被着すべきガラス材料として低軟化点ガラスを
用いなければならず、これでは十分なパッシベーション
効果が期待できない。

第３に、ｐ型層３へのアノード電極形成のためのホトエ
ツチングに際して、補強板９がホトマスクと電極金属（
図示せず）との密着を妨げるので、電極パターン形成の
ために高価なマスク非接触型アライナを必要とする。

本発明は、上記した従来技術の問題点を解決するために
なされたものであって、ウェハ割れを伴うことなく歩留
りよく且つ低コストで高耐圧半導体装置を製造しうる新
規な製法を提供することを目的とするものである。

本発明の他の目的は、あたかもプレーナ型装置の製造に
おけると同様にパッシベーション工程及び電極形成工程
などをペレット化工程の前にウェハ単位で実施しうる高
耐圧メサ型半導体装置の製法を提供することにある。

本発明によれば、これらの目的は、ｐｎ接合が形成され
た単結晶半導体ウェハの一方の主表面にエピタキシャル
族長により支持用多結晶半導体層を被着した後、該ウェ
ハの反対主表面にメサ溝を形威し、該メサ溝内に露出し
たｐｎ接合端部を保護絶縁物層でおおった後前記多結晶
半導体層を除去してペレット化を行うことにより遠戚さ
れる。

また、前記ウェハの一方の主表面に必要な電極を形成し
た後前記多結晶半導体層を除去する前に前記ウェハの反
対主表面に他の支持板を固着すれば前記半導体層の除去
後に前記ウェハの一方の主表面に、必要な電極を、ウェ
ハ状態を維持したまま形成できる。

さらに上記支持板として電極材料から、なるものを用い
れば、該支持板を部分的に除去するだけで残部をそのま
ま電極として利用することができる。

以下、実施例について本発明の詳細な説明する。

次の実施例はトランジスタに関するものであるが本発明
は、ダイオード、サイリスクなどにも適用しうるもので
ある。

第４図ａ −ｇは、本発明の１実施例による高耐圧トラ
ンジスタの製造工程を示すウェハの部分断面図である。

同図ａを参照するに、まず、面方位（１００）を呈する
２つの対向主表面１１，１２を有する比抵抗１００θ薇
且つ厚さ２００μｍのｎ型単結晶シリコンウェハ３０を
用意し、このウェハの主表面１１にｐ導電型決定不純物
（例えばボロン）を全面的に拡散してｐ型低比抵抗シリ
コン層１５を形成する。

次いで、ウェハ３０を高温水蒸気中で酸化して主表面１
１にシリコン酸化膜１４ａを形威し、この酸化膜の所定
部分にホトエツチングにより開口を設け、この開口付近
の酸化膜を選択マスクとするｎ導電型不純物（例えば燐
）の選択拡散により主表面１１にｎ型低比抵抗シリコ７
層１６ ａ 、１６ ｂを形成すると同時に反対主表面
１２にｎ型低比抵抗シリコ７層１７を形成する。

このｎ型不純物拡散の際に主表面１２は熱酸化によるシ
リコン酸化膜１４ｂでおおわれ且つ酸化膜１４ａの開口
部も新たに熱生成されたシリコン酸化膜によりふさがれ
てしまうので、両生表面１１．１２はそれぞれ酸化膜１
４ ａ 、１４ ｂにより全面的におおわれる。

以上の拡散処理によりウェハ内には、ｎ型高比抵抗シリ
コン基体層１３が画成されるとともにｐ型層１５とｎ型
層１６ａ。

１６ｂとの間にエミッタ用のｐｎ接合が形成され且つｐ
型層１５とｎ型層１３との間にもコレクタ用のｐｎｎ接
合が形成される。

各シリコン層の好ましい厚さの一例を示せば、ｎ型層１
６ａ ｔ １６ｂ１７は２０μｍ、 ｐ型層１５は５０
μｍ１基体層１３は１３０μｍ程度である。

次に、第４図すに示すように、１１００℃の反応炉中で
例えば三塩化シラン（ＳｉＨｃ１３）と水素との気相還
元反応によりウェハ３０の主表面１１側に支持用多結晶
シリコン層１８を、約ｉｏ。

μｍの厚さに成長させる。

この場合主表面１１がシリコン酸化膜１４ａで被覆され
ているので、特別な処理を加えなくてもシリコン層１８
は多結晶状態で成長する。

この後、第４図Ｃに示すように、周知のホトエツチング
技術により主表面１２側のシリコン酸化膜１４ｂの所定
部分に閉環状の開口を設け、この酸化膜をマスクとして
約８０℃の水酸化カルシウム及びイソプロピルアルコー
ルの混合水溶液中でエツチングを行い、断面ｖ字状の溝
１９を形成する。

このときの溝の深さは、少なくとも接合Ｊを横切る程度
に深くシ、溝１９の内面２０に接合Ｊの端部２１が露呈
するようにする。

また、本実症例の場合、主表面が面方位（１００）のウ
ェハを用いて上述のエッチャントにより非等方エツチン
グを行うようにしているので、溝１９は、正ベベル角θ
が一定（約５５°）になるように断面Ｖ字状に歩留りよ
く形成される。

つづいて、第４図ｄに示すように、溝１９の内面２０に
保護絶縁物層としてのガラス層２２を被着し、公知のホ
トエツチング及び真空蒸着技術を用いてＣｒ −Ｎ ｉ
−Ａｇよりなる主電極（コレクタ電極）２３をｎ型層１
７にオーミック接触するように形成する。

このような処理工程中においてもウェハ３０は、支持用
多結晶シリコン層１８により確実に保持されているので
割れることはなくまた、多結晶シリコン層１８がウェハ
３０の一方の主表面にシリコン酸化膜１４ａを介して接
着剤なしに強固に密着しているので、ガラス被着及び電
極形成の際の熱処理温度が低温に限定されることはない
。

さらに、第４図ｅに示すように、主電極２３側のウェハ
主表面に耐熱性ワックスからなる接着層２４により平担
なガラスからなる支持板２５を固着し、多結晶シリコン
層１８をエツチングにより除去する。

この場合のエツチングには、弗酸−硝酸系のエッチャン
トを用いることができる。

このエッチャントは、シリコン酸化膜に対するエッチ速
度が多結晶シリコンに対するそれに比べて著しく小さい
ので、多結晶シリコン層１８のみを容易に除去すること
ができる。

第４図ｆに示すように、エツチング及び真空蒸着技術を
用いてＣｒ −Ｎ ｉ−Ａｇよりなる他方の主電極（エ
ミッタ電極）２６ａ〜２６ｃ１補助電極（ベース電極）
２７ａ〜２７ｃを形成する。

最後に、有機溶剤により接着層２４を溶かして支持板２
５を取外し、ウェハ３０を、各々トランジスタ要素を含
む多数のペレットに分割する。

その分割ペレットの１つを第４図ｇに示す。

このトランジスタペレット３０Ａを、慣用の方法に従っ
て封止容器内に収納すれば、高耐圧トランジスタを完成
できる。

本実施例によるトランジスタは、コレクターベース間耐
圧が約２５００Ｖである。

第５図は、本発明の他の実施例を説明するための高耐圧
トランジスタペレット３０Ｂの断面図である。

この実施例によると、ウェハ支持板２５として、表面に
金（Ａｕ）が被覆されたモリブデン板が用いられ、また
、接着層２４として、ワックスの代りにＡｕ−８ｎ半田
が用いられ、それら支持板及び接着層は全面的に除去さ
れることなく部分的に除去され、その残存部分が第５図
に示すようにコレクタ電極として利用される。

この場合の支持板の選択的除去には、硝酸及び硫酸の混
合水溶液をエッチャントとするホトエツチングが用いら
れる。

第６図は、本発明のさらに他の実施例を示すもので、メ
サエッチ溝の変形例が示されている。

すなわち、第４図の実施例においては、溝１９は断面Ｖ
字状に形成されたが、本例では、溝１９Ａは断面台形状
に形成される。

このようにすると、ウェハをペレット化する場合にペレ
ット周辺部で接合保護用のガラス層が不所望に余分に欠
けることから生ずる耐圧不良の発生を軽減しうる付加的
メリットがある。

第７図は、本発明のさらに他の実施例を示すもので、メ
サエッチ溝の変形例が示されている。

本例では、面方位（１１１）を呈する対向主表面を有す
るシリコンウェハがウェハ３０として用いられ弗酸−硝
酸系のエッチャントで断面半円状の溝１９Ｂが形成され
る。

この場合、ベベル角θは、エツチング条件により多少ば
らつくが、正ベベルとなるのでやはり高耐圧トランジス
タが得られる。

なお、当業者は、必要に応じて、前記支持板の材料とし
てモリブデンに代え、例えばタングステンの如き他の金
属材料を用いることができる。

このように支持板として金属材料を用いる場合にはウェ
ハのペレット化の際にエツチングの他に機械的切断法な
ども利用しうる。

また、支持板材料としては、ガラスの他にセラミックス
、樹脂などを用いてもよい。

以上詳述したところから明らかなように、本発明によれ
ば、次のような優れた効果が得られる。

（１）エピタキシャル成長による多結晶半導体層により
ウェハを支持しているので、ウェハ割れを防止しうる。

（２）保護被覆の形成又は電極形成などの工程をウェハ
状態を維持しながら行うことができるので作業が容易に
なり、歩留りが向上され、コスト低減をはかれる。

（３）エピタキシャル成長多結晶半導体層を一方の支持
板として利用したので、ガラス接着剤の使用に伴う後続
工程の熱処理温度制限がなく、保護用絶縁物や電極材料
としてかなり高温の処理を要するものでも選択できる。

特に、保護用絶縁物として装置の高耐圧化、高電力化及
び高信頼化に必要な高融点材料を選択しうろことは、極
めて有益である。

【図面の簡単な説明】

第１図は、従来のメサ型半導体装置を示す断面図、第２
図は、第１図の装置を得る従来の製法を説明するための
断面図、第３図は、従来の他の製法を説明するための断
面図、第４図ａ ”−ｇは、本発明の１実施例によるメ
サ型半導体装置の製法を示す断面図、第５図乃至第７図
は、それぞれ本発明の他の実施例を説明するための断面
図である。 符号の説明、１，１３・・・・・・ｎ型高比抵抗シリコ
ン基体層、２，１７・・・・・・ｎ型低比抵抗シリコン
層、３．１５・・・・・・ｐ型低比抵抗シリコン層、１
８・・・・・・支持用多結晶シリコン層、１９，１９Ａ
、１９Ｂ・・・・・・メサエッチ溝、２２・・・・・・
保護用ガラス層、２３・・・・・・コレクタ電極、２５
・・・・・・支持板、１０゜３０・・−・・・単結晶シ
リコンウェハ、３０Ａ、３０Ｂ・・・・・・トランジス
タペレット。

Claims (1)

1. 【特許請求の範囲】 １ たがいに対向する一対の主表面を有する単結晶半導
   体ウェハ内に、主表面と略平行をなし、他方の主表面よ
   り一方の主表面に接近し、その一方の主表面側の比抵抗
   が他方の主表面側のそれより低くなるようにｐｎ接合を
   形成する第１工程と、前記ウェハの一方の主表面に半導
   体酸化膜を介してエピタキシャル成長により支持用多結
   晶半導体層を被着する第２工程と、 他方の主表面に開口し、底部がｐｎ接合より一方の主表
   面に位置し、前記ウェハをｐｎ接合の露出部が正ベベル
   状をなす複数のペレット部分に分割する溝を形成する第
   ３工程と、 溝によって露出したｐｎ接合の露出部を保護用絶縁物層
   で被う第４の工程と、 前記ウェハの他方の主表面に主電極を形成する第５の工
   程と、 前記ウェハの他方の主表面側に支持板を接着する第６の
   工程と、 前記ウェハの一方の主表面より支持用多結晶半導体層を
   除去する第７の工程と、 前記ウェハの一方の主表面の所定部分に他の主電極を形
   成する第８の工程と、 前記ウェハの他方の主表面側から支持板を除去する第９
   の工程と、 を具備することを特徴とする半導体装置の製造方法。