JPS5851661A - システム障害処理方式 - Google Patents
システム障害処理方式Info
- Publication number
- JPS5851661A JPS5851661A JP56151004A JP15100481A JPS5851661A JP S5851661 A JPS5851661 A JP S5851661A JP 56151004 A JP56151004 A JP 56151004A JP 15100481 A JP15100481 A JP 15100481A JP S5851661 A JPS5851661 A JP S5851661A
- Authority
- JP
- Japan
- Prior art keywords
- devices
- matching
- control
- information
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored program
- H04Q3/54575—Software application
- H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hardware Redundancy (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシステム障害処理方式、特に複数の制御系装置
により交換制御機能を分担するマルチプロセッサ制御電
子交換システムにおけるシステム障害処理方式に関す＠ 第１図は本発明の対象となるマルチプロセッサ制御電子
交換システムの一例を示す図である。第１図におｈて、
複数の制御系装置１１乃至１ｋＦｉ、それぞれ通信回線
を収容する通話路系装置２１乃至２にの交換制御機能を
分担する。複数の制御系装置１１およ゛び１ｊ（ｉおよ
びｊは各々１乃至にの何れか、但し［←ｊ）Ｋ交換制御
が関連する場合には、制御系装置１１および１ｊは通信
制御装置４によシ制御されるパス３を介して交換制御情
報を交換する０か＼るマルチプロセッサ制御電子交換シ
ステムに障害が発生した場合に社、制御系装置１１乃至
１にの総べてまたは一部が一旦交換制御動作を中断し、
修復後にプログラムおよびデータの初期設定を行った後
、再起動される。以稜台制御系装置１１乃至１ｋａ、そ
れぞれ交換制御動作を中断時に保有していた交換制御情
報１１１乃至１ｋｌ Ｋ基づいて呼の救済処理を実行し
、極カ交換す−ビ、スの維持に努める。然し各制御系装
置１１乃至１にの保有する交換制御情報１１１乃至１ｋ
ｌ ｔ！、たとえ同一の呼に関するものであっても、制
御系装置間に存在する処理過程のずれ、バス３を経由す
る制御系装置間通信による遅紘、さらには交換制御情報
１１１乃至１ｋｌの記憶部の障害等によシ、必ずしも整
合がとれていない。か＼る不整合状態にある交換制御情
報１１１乃至１ｋｌに基づいて、各制御系装置１工乃至
１ｋが呼の救済処理を実施しても、不接、誤接等を惹起
する結果となり、延いては交換サービスを混乱させると
と＼なるので、障害復旧時に各制御系装［１１１乃至１
にの保有する所要の交換制御情報を相互に整合させる必
要がある。このために、従来あるマルチプロセッサ制御
電子交換システムにおいては、特定の制御系装置（例え
ば１１）が総べての制御系装置１１乃至１に間の交換制
御情報の整合処理を集中して実施している例が殆どであ
った。か＼る場合には、前記特定の制御系装置１１が総
べての制御系装置１１乃至１にの交換制御情報１１１乃
至１ｋｌを管理する必要があシ、マルチプロセッサ制御
電子交換システムの特長とする各制御系装置１１乃至１
に相互の独立性が損なわれる結果となる０その対策とし
て、各制御系装置１１乃至１ｋが互にバス３を介して交
換制御情報を交換し乍ら、独自に整合処理を実行するこ
とも考慮されるが、整合処理過程が複雑となシ、時間も
か＼る等の欠点があった０本発明の目的は、前述の如き
従来あるシステム障害処理方式の欠点を除去し、マルチ
プロセッサ制御電子交換システムの特長を損なうこと無
く、各制御系装置の保有する交換制御情報の整合を確案
且つ迅速に実行可能とすることにある。
により交換制御機能を分担するマルチプロセッサ制御電
子交換システムにおけるシステム障害処理方式に関す＠ 第１図は本発明の対象となるマルチプロセッサ制御電子
交換システムの一例を示す図である。第１図におｈて、
複数の制御系装置１１乃至１ｋＦｉ、それぞれ通信回線
を収容する通話路系装置２１乃至２にの交換制御機能を
分担する。複数の制御系装置１１およ゛び１ｊ（ｉおよ
びｊは各々１乃至にの何れか、但し［←ｊ）Ｋ交換制御
が関連する場合には、制御系装置１１および１ｊは通信
制御装置４によシ制御されるパス３を介して交換制御情
報を交換する０か＼るマルチプロセッサ制御電子交換シ
ステムに障害が発生した場合に社、制御系装置１１乃至
１にの総べてまたは一部が一旦交換制御動作を中断し、
修復後にプログラムおよびデータの初期設定を行った後
、再起動される。以稜台制御系装置１１乃至１ｋａ、そ
れぞれ交換制御動作を中断時に保有していた交換制御情
報１１１乃至１ｋｌ Ｋ基づいて呼の救済処理を実行し
、極カ交換す−ビ、スの維持に努める。然し各制御系装
置１１乃至１にの保有する交換制御情報１１１乃至１ｋ
ｌ ｔ！、たとえ同一の呼に関するものであっても、制
御系装置間に存在する処理過程のずれ、バス３を経由す
る制御系装置間通信による遅紘、さらには交換制御情報
１１１乃至１ｋｌの記憶部の障害等によシ、必ずしも整
合がとれていない。か＼る不整合状態にある交換制御情
報１１１乃至１ｋｌに基づいて、各制御系装置１工乃至
１ｋが呼の救済処理を実施しても、不接、誤接等を惹起
する結果となり、延いては交換サービスを混乱させると
と＼なるので、障害復旧時に各制御系装［１１１乃至１
にの保有する所要の交換制御情報を相互に整合させる必
要がある。このために、従来あるマルチプロセッサ制御
電子交換システムにおいては、特定の制御系装置（例え
ば１１）が総べての制御系装置１１乃至１に間の交換制
御情報の整合処理を集中して実施している例が殆どであ
った。か＼る場合には、前記特定の制御系装置１１が総
べての制御系装置１１乃至１にの交換制御情報１１１乃
至１ｋｌを管理する必要があシ、マルチプロセッサ制御
電子交換システムの特長とする各制御系装置１１乃至１
に相互の独立性が損なわれる結果となる０その対策とし
て、各制御系装置１１乃至１ｋが互にバス３を介して交
換制御情報を交換し乍ら、独自に整合処理を実行するこ
とも考慮されるが、整合処理過程が複雑となシ、時間も
か＼る等の欠点があった０本発明の目的は、前述の如き
従来あるシステム障害処理方式の欠点を除去し、マルチ
プロセッサ制御電子交換システムの特長を損なうこと無
く、各制御系装置の保有する交換制御情報の整合を確案
且つ迅速に実行可能とすることにある。
この目的は、複数の制御系装置によシ又換制御機能を分
担するマルチプロセッサ制御電子交換システムにおいて
、骸システムが障害復旧の際、前記各制御系装置が保有
する交換制御情報から前記システム内で整合を必要とす
る交換制御情＠を選択し、前記システム内に集中して設
けられた障害処理手段に伝達する手段を前、記各制御系
装置に設け、前記障害処理機構は前記各制御系装置から
受領する交換制御情報を照合し、該照合結果および修正
指示情報を前記各制御系装置へ返送することによｐ達成
される。
担するマルチプロセッサ制御電子交換システムにおいて
、骸システムが障害復旧の際、前記各制御系装置が保有
する交換制御情報から前記システム内で整合を必要とす
る交換制御情＠を選択し、前記システム内に集中して設
けられた障害処理手段に伝達する手段を前、記各制御系
装置に設け、前記障害処理機構は前記各制御系装置から
受領する交換制御情報を照合し、該照合結果および修正
指示情報を前記各制御系装置へ返送することによｐ達成
される。
以下、本発明の一冥施例を第２図および第３図によシ説
明する０第２図は本発明の一実施例によるシステム障害
処理方式を示す図であり、１ｇ３図ｔｉ第２図における
整合登録情報および照合結果情報の構成を示す図である
。なお全図を通じて同一符号は同一対象を示す。第２図
において、各制御系装置１１０乃至１ｋｌには、保有す
る交換制御情報が他の制御系装置１１０乃至１ｋＯの保
有する交換制御情報と整合させる必要の有無を識別する
ための整合要否判定テーブル１０１ ’！ｉ具備してお
シ、またバス３には、各制御系装置１１０乃至１ｋＯか
ら伝達される交換制御情報の整合処理を集中して実施す
る障害処理機構６が接続されている。当該マルチプロセ
ッサ制御電子交換システムに障害が発生して一旦交換制
御動作を中断した制御系装置１１０乃至１ｋＯの総べて
または一部が障害修復後に再起動されると、各制御系装
置１１０乃至１ｋＯの初期設定機構１０２は保有されて
いる交換制御情報１１１乃至ｌｋｌの正常性を検証する
と共に、整合要否判定テーブル１０１を参照し、整合を
必要とする交換制御情報を選択して、対応回線番号およ
び優先度岬と共にインタフェイス部５１乃至５ｋに伝達
する０インタフ工イス部５１乃至５ｋＦ！受領した交換
制御情報郷により整合登録情報５０１を構成し、バス３
ｔ−経由して障害処理機構６に伝達する０該整合登録情
報５０１社第３図に示される如く回線番号５１１．５１
’整合交換制御情報５１２および優先度５１３かも構成
される。障害処理機構６は各インタフェイス部５１乃至
５ｋから受領する整合登録情報５０１を整合登録テーブ
ル６１に格納し、整合機構６２により、同一回線番号５
１１ｔ−有する整合登録情報５０１に含まれる要整合交
換制御情報５１２ｆｅ照合し、相互に整合がとれている
か否かを判定する０整合機構６２は判定の結果、整合が
とれていれば整合可なる照合結果を出力し、整合がとれ
ていなければ優先度等を参照して得られる要整合交換制
御情報５１２の修正指示情報を出力する。障害処理機構
６ａ整合機構６２の出力により照合結果情報５０２を構
成し、各インタ７エイス部５１乃至５ｋに返送する。該
照合結果情報＋５０２は第３図に示される如く回線番号
５１１、要整合交換制御情報５１２および修正指示情報
を含む照合結果５１４から構成される。各インタフェイ
ス部５１乃至５ｋが受領した照合結果情報５０２を制御
系装置１１０乃至１ｋＯに伝達すると、初期設定機構１
０２は受領した照合結果情報５０２に含まれる修正指示
情報に基づき交換制御情報１１１乃至１ｋｌ Ｋ所要の
修正を施した後、該交換制御情報１１１乃至１ｋｌに基
づいた呼の救済処理を実行する。
明する０第２図は本発明の一実施例によるシステム障害
処理方式を示す図であり、１ｇ３図ｔｉ第２図における
整合登録情報および照合結果情報の構成を示す図である
。なお全図を通じて同一符号は同一対象を示す。第２図
において、各制御系装置１１０乃至１ｋｌには、保有す
る交換制御情報が他の制御系装置１１０乃至１ｋＯの保
有する交換制御情報と整合させる必要の有無を識別する
ための整合要否判定テーブル１０１ ’！ｉ具備してお
シ、またバス３には、各制御系装置１１０乃至１ｋＯか
ら伝達される交換制御情報の整合処理を集中して実施す
る障害処理機構６が接続されている。当該マルチプロセ
ッサ制御電子交換システムに障害が発生して一旦交換制
御動作を中断した制御系装置１１０乃至１ｋＯの総べて
または一部が障害修復後に再起動されると、各制御系装
置１１０乃至１ｋＯの初期設定機構１０２は保有されて
いる交換制御情報１１１乃至ｌｋｌの正常性を検証する
と共に、整合要否判定テーブル１０１を参照し、整合を
必要とする交換制御情報を選択して、対応回線番号およ
び優先度岬と共にインタフェイス部５１乃至５ｋに伝達
する０インタフ工イス部５１乃至５ｋＦ！受領した交換
制御情報郷により整合登録情報５０１を構成し、バス３
ｔ−経由して障害処理機構６に伝達する０該整合登録情
報５０１社第３図に示される如く回線番号５１１．５１
’整合交換制御情報５１２および優先度５１３かも構成
される。障害処理機構６は各インタフェイス部５１乃至
５ｋから受領する整合登録情報５０１を整合登録テーブ
ル６１に格納し、整合機構６２により、同一回線番号５
１１ｔ−有する整合登録情報５０１に含まれる要整合交
換制御情報５１２ｆｅ照合し、相互に整合がとれている
か否かを判定する０整合機構６２は判定の結果、整合が
とれていれば整合可なる照合結果を出力し、整合がとれ
ていなければ優先度等を参照して得られる要整合交換制
御情報５１２の修正指示情報を出力する。障害処理機構
６ａ整合機構６２の出力により照合結果情報５０２を構
成し、各インタ７エイス部５１乃至５ｋに返送する。該
照合結果情報＋５０２は第３図に示される如く回線番号
５１１、要整合交換制御情報５１２および修正指示情報
を含む照合結果５１４から構成される。各インタフェイ
ス部５１乃至５ｋが受領した照合結果情報５０２を制御
系装置１１０乃至１ｋＯに伝達すると、初期設定機構１
０２は受領した照合結果情報５０２に含まれる修正指示
情報に基づき交換制御情報１１１乃至１ｋｌ Ｋ所要の
修正を施した後、該交換制御情報１１１乃至１ｋｌに基
づいた呼の救済処理を実行する。
以上の説明から明らかな如く、本実施例によれば、各制
御系装置１１０乃至１ｋＯの保有する交換制御情報１１
１乃至１ｋｌのうち、相互に整合を必要とする交換制御
情報５１２が整合要否判定テーブル１０１により選別さ
れ、障害処理機構６により整合処理が実行され、各制御
系装置１１０乃至１ｋＯｒ！整合のとれた交換制御情報
１１１乃至１ｋｌに基づいて呼の救済処理が実施可能゛
となる。
御系装置１１０乃至１ｋＯの保有する交換制御情報１１
１乃至１ｋｌのうち、相互に整合を必要とする交換制御
情報５１２が整合要否判定テーブル１０１により選別さ
れ、障害処理機構６により整合処理が実行され、各制御
系装置１１０乃至１ｋＯｒ！整合のとれた交換制御情報
１１１乃至１ｋｌに基づいて呼の救済処理が実施可能゛
となる。
なお第２図および第３図はあく迄本発明の一実施例に過
ぎず、例えば障害処理機構６は単独にバス３に接続され
るものに限定されることは無く、通信制御装置４に尚該
機構を付加、シ、第４図に示す如く障害処理機構付通信
制御装置７として実現する等幾多の変形が考慮されるが
、何れの場合にも本発明の効果は変らない。また整合登
録情報５０１および照合結果情報５０２の構成は第３図
に示されるものに一限定されることは無く、他に幾多の
変形が考慮されるが、何れの場合にも本発明の効果は変
らない０更に本発明の対象となるマルチプ０−にツナ制
御電子交換システムの構成鉱図示されるものに限定され
ぬことは言う迄もない。
ぎず、例えば障害処理機構６は単独にバス３に接続され
るものに限定されることは無く、通信制御装置４に尚該
機構を付加、シ、第４図に示す如く障害処理機構付通信
制御装置７として実現する等幾多の変形が考慮されるが
、何れの場合にも本発明の効果は変らない。また整合登
録情報５０１および照合結果情報５０２の構成は第３図
に示されるものに一限定されることは無く、他に幾多の
変形が考慮されるが、何れの場合にも本発明の効果は変
らない０更に本発明の対象となるマルチプ０−にツナ制
御電子交換システムの構成鉱図示されるものに限定され
ぬことは言う迄もない。
以上、本発明によれば、マルチプロセッサ制御電子交換
システムを構成する複数の制御系装置の保有する交換制
御情報が確実且つ迅速に整合可能とな〕、然も制御系装
置相互間の独立性は損なわれない０
システムを構成する複数の制御系装置の保有する交換制
御情報が確実且つ迅速に整合可能とな〕、然も制御系装
置相互間の独立性は損なわれない０
ｊＩ１１図は本発明の対象となるマルチプロ′？ｋＬ：
！Ｉす制御電子交換システムの一例を示す図、ｊＩｚ図
は本発明の一実施例によるシステム障害処理方式を示す
図、第３図は１８２図における整合登録情報および照合
結果情報の構成を示す図、第４図は本発明の他の実施例
によるシステム障害処理方式を示す図である。 図において、１１乃至１におよび１１０乃至１ｋＯは制
御系装置、２１乃至２に＃′ｉ通話路系装置、５１乃至
５にはインクフェイス部、３はパス、４は通信制御装置
、６社障害処理機構、７社障害処理機構付通信制御装置
、１１１乃至１ｋｌは交換制御情報、１０１＃ｉ整合要
否判定テーブル、１０２は初期設定機構、５０１は整合
登録情報、５０２祉照合結果情報、５１１は回線番号、
５１２１ｉ要整合交換制御情報、５１３は優先度、５１
４ｄ照合結果、６１Ｆｉ整合登録テーブル、６２は整合
機構、を示す。 寡 １ ｚ 第２図
！Ｉす制御電子交換システムの一例を示す図、ｊＩｚ図
は本発明の一実施例によるシステム障害処理方式を示す
図、第３図は１８２図における整合登録情報および照合
結果情報の構成を示す図、第４図は本発明の他の実施例
によるシステム障害処理方式を示す図である。 図において、１１乃至１におよび１１０乃至１ｋＯは制
御系装置、２１乃至２に＃′ｉ通話路系装置、５１乃至
５にはインクフェイス部、３はパス、４は通信制御装置
、６社障害処理機構、７社障害処理機構付通信制御装置
、１１１乃至１ｋｌは交換制御情報、１０１＃ｉ整合要
否判定テーブル、１０２は初期設定機構、５０１は整合
登録情報、５０２祉照合結果情報、５１１は回線番号、
５１２１ｉ要整合交換制御情報、５１３は優先度、５１
４ｄ照合結果、６１Ｆｉ整合登録テーブル、６２は整合
機構、を示す。 寡 １ ｚ 第２図
Claims (1)
- 複数の制御系装置によ）交換制御機能を分担するマルチ
プロセッサ制御電子交換システムにおいて、皺システム
が障害復旧の際、前記各制御系装置が保有する交換制御
情報から前記システム内で整合を必要とする交換制御情
報を選別し、前記システム内に集中して設けられた障害
処理機構に伝達する手段を前記各制御系装置に設け、前
記障害処理機構は前記各制御系装置から受領する交換制
御情報を照合し、該照合結果および修正指示情報を前記
各制御系装置へ返送することを特徴とする障害処理方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151004A JPS5851661A (ja) | 1981-09-24 | 1981-09-24 | システム障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151004A JPS5851661A (ja) | 1981-09-24 | 1981-09-24 | システム障害処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851661A true JPS5851661A (ja) | 1983-03-26 |
| JPH0221706B2 JPH0221706B2 (ja) | 1990-05-15 |
Family
ID=15509178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151004A Granted JPS5851661A (ja) | 1981-09-24 | 1981-09-24 | システム障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851661A (ja) |
-
1981
- 1981-09-24 JP JP56151004A patent/JPS5851661A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221706B2 (ja) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6005841A (en) | Redundancy arrangement for telecommunications system | |
| US5777874A (en) | Programmable controller backup system | |
| JPH06214969A (ja) | 情報通信方法および装置 | |
| US5960178A (en) | Queue system and method for point-to-point message passing having a separate table for storing message state and identifier of processor assigned to process the message | |
| US3838261A (en) | Interrupt control circuit for central processor of digital communication system | |
| JPS61133454A (ja) | 端末制御方式 | |
| WO2021057438A1 (zh) | 主备切换方法、装置、bras设备及存储介质 | |
| CN107948063B (zh) | 一种建立聚合链路的方法和接入设备 | |
| CN119025448A (zh) | 存储装置以及存储控制器的控制方法 | |
| JPS6139656A (ja) | 分散形ネツトワ−クデ−タ処理システム | |
| JPH0221706B2 (ja) | ||
| KR970002794B1 (ko) | 분산제어방식 교환시스템에서의 공유데이터 변경방법 | |
| KR100296403B1 (ko) | 통신시스템에서이중화구현방법 | |
| JPS5935242A (ja) | 切替制御方式 | |
| KR200183008Y1 (ko) | 근거리 정보 통신망 시스템의 통신망 자동복구장치 | |
| JP2507534B2 (ja) | 試験検証方式 | |
| JP3167461B2 (ja) | マルチプロセッサシステムのｉｐｌ方式 | |
| CN120090695A (zh) | 光纤链路恢复方法、装置、设备及存储介质 | |
| JP3375039B2 (ja) | 自動交換方法および自動交換機構成方法 | |
| JPS6259813B2 (ja) | ||
| JPH1165867A (ja) | 負荷分散形システムにおけるシステム二重化方法 | |
| JPS638500B2 (ja) | ||
| JPS5816365A (ja) | 複合計算機装置 | |
| JPH04211840A (ja) | ホットスタンバイシステム | |
| JPS62281649A (ja) | パケツト情報転送方式 |