JPS5852689A - 表示駆動方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、たとえば液晶などの表示器を駆動するだめの
表示駆動方式に関する。

先行Ｆｉ、術では、集積回路によって構成されたランダ
ムアクセスメモリのストア内容を表示器にょつてＲ７Ｆ
−するように構成されており、ランダムアクセスメモリ
の１各ビツトを構成するアドレス毎のストア領域すなわ
ちセルに、個別的に借りラインが設けられており、各セ
ル毎のゲートが設けちれている。ｌ−たがって溝１戊が
大形化すると論う問題がある。

オー発明の目的は、構成の小形化を可能に１−だ表示駆
動方式を提供することである。

第１図は、本発明の一実施例の斜視図である。

大規模集積回路ｃｈ　ｉｐ　１には、液晶を用いた表示
器２を駆動するための回路が台筐れており、それらは、
図示しない配線基板に収り付けられる。表示器２の端子
板３の両面には、２つのグループのうちの一方のグルー
プＧｌａの入力端子Ｓｌａ　、Ｓ３　ａ　、　Ｓ　５　
ａ　、　−＝　、　Ｓ　６３　ａおよびもう１つのグル
ープＧＯａの入力端子ＳＵａ、Ｓ２ａ、Ｓ４ａ・・・、
５６２ａが配首される。この表示器２ば、後述のセグメ
ント電極を有し、順次的にＩＭＡＡＪ）Ｊこれるべきセ
グメント電極を順次的に１つおきに選んで２つのグルー
プＧｌａ、ＧＯａＫ分け、各グループ毎のセグメント′
屯極に個別的に接続、された入力嗣子Ｓυａ−５６３ａ
が図示のように端子板３の両面に甘とめてそれぞれ配置
ａされている。

大規模果績回路ｃｈｉｐｌ内の回路構成に：、第２図に
示Ａれている。この大規模集積回路では、基本的には、
表示１８号を記憶するランダムアクセスメモリ４と、そ
のランダムアクセスメモリ４のストア自答を表不信ちと
して）（Ｘり出すソフトレジスタ５Ａ、５Ｂと、表示値
ぢを形成するだめのカクンタｃ、１１と、大規模集積回
路ｃｈｉｐｌの外部に設けられた回路とび）データ転送
を行なう直列・並列叢換回路６と、チンブセレクト制純
回路７と、・嘔源投入直後における表示状崗を制飢する
万一トクリア回路８と、表示器２全組−Ｊするだめのド
ライバ！ｊ　Ａ　、　９　Ｂと、クロンク発生回路■０
とを含む。

大規模集積回路ｃｂｉｐｌは、俊速の第３９図に関連し
て述べるように、１６個設けられており、第３９図でＱ
」、それらの乗積回路は姿照符ｃｌ】ｉｐｌ〜ｃｈｉｐ
１６で示されている。チップセレクト制飢回路７ｅユ、
端子Ｃ８Ｏ〜Ｃ５３から入力きれる信号に紐答し、動作
すべき大規模集積回路ｃｈｉｐｌ〜ｃｈｉｐ１６を能動
化する。

（１）ランダムアクセスメモリ４ この実施例では、ランダムアクセスメモリ４は横６４×
縦２０ビツトのストア領域を有Ｌ、第３図ｔ１＋に示さ
れている。表示器２は、各ビット位い前記ストア領域と
同数の表示ドツトを有しており、第３図（２）に示され
ている。ランダムアクセスメモリ４の各ビットと表示器
２の各ドツトとは、個別的に対応１−でいる。

以下の説明では、構成要素とその構成要素に与えちれる
信号を同一の参照符で示すことかある。

第２図においては１３，１４．ｉ！５，１２０は、信号
ラインのビット数を示してｈる。第３図において、参１
’ｌ符ＡＤｏ〜Ａ、　ｉ）　７は、ランダムアクセスメ
モリのアドレスを表わすための信号であり、そのうち、
信号ＡＤＯ−ＡＤ５はロー選択のだめに用いられ、信号
ＡＤ６およびＡＤ７はカラム選択のために用いられる。

表示器２のバックプレート力タイミング信号ＨＯ〜Ｈ１
９のうぢ、（ａ＋タイミング信号ＨＯ−Ｈ７は、カラム
選択時におけるＡｔ）６＝Ｕ　、ＡＤ７＝０に対応して
おり、（１））タイミング信珂Ｈ８〜１１１５ば、カラ
ム選択のだめのアドレス４３号Ａ、　Ｄ　６　＝　１．
　、　Ａ　Ｉ）　７　＝　０に対応しておす、（Ｃ）タ
イミング信号１（１６〜ｉ（１９はカラム選択のだめの
アドレスａ−ＳＡＬ）６＝０　、ＡＤ７＝１に対応して
（八る。表示器２のセグメント電４ｍ　ＳＯ〜５６３は
、ロー選択のだめのアドレス信％　ヲＡ１〕０〜Ａ　Ｉ
）　５に対応し１いる。

第４図〜第８１′ＸＪは、ランダムアクセスメモリ４と
それに関連する回路構成を具体的に示す。ランダムアク
セスメモリ４の各セルは、タイミング順次的に導出され
る各アドレス（ｒ−１つおきに選んでグループ化して偶
数グループ４ａと奇数グループ４ｂとに分けられる。ア
ドレス信号ＡＯは、カラム選択のために用いられる。偶
数グループ４ａのセルからの信号は、前述の出力端子ｓ
ｏ、ｓ２゜Ｓ４．・・・、Ｓ６２から導出される。命数
グループ４ｂの各セルか乙の信号は、前述の出力端子Ｓ
ｌ。

５３、Ｓ５．・・・、Ｓ６３から導出される。偶数グル
ープ４ａのセルからの信号は、シフトレジスタ５Ａに導
出され、奇数グループ４ｂのセルからの信号は、ソフト
レジスタ５Ｂに導出されて、データの転送が行なわれる
。

ランダムアクセスメモリ４に与えられるアドレス信号は
次のようにして得られる。アドレスコントローラ１１に
は、セルＡＯ〜Ａ７を有する８ビツトのレジスタＡの各
セルＡｌ−Ａ３からの信号が与えられるとともに、セル
ＣＯ〜Ｃ４を有する５ビツトのカクンタＣからの各セル
Ｃ０−Ｃ４の信号が与えられる。データセレクタ１２Ｋ
ｌｄ、レジスタＡのセルＡｆＪ、Ａ６．Ａ７とセルｈＯ
〜１１４から成る５ピツトのカクンタｈからの信号か与
えられる。セルＣＯ〜Ｃ４とセルｈＯ〜ｈ４ば、ランダ
ムアクセスメモリ４の内容を１噴次収り出して表示のだ
めの直列信号ＳＲＵ　、ＳＲＩを構成するために用ＸＡ
ｌ−れる。セルＡＵ−Ａ７は、外部とのデータ転送を行
なうときにのみランダムアクセスメモリ４に与えられ、
フリップ７０ツブによって構成される。したがって通常
は、表示を行なうためにセルＣｏ−Ｃ４とセルｈＯ−ｈ
４−Ａｉランタムアクセスメモリ４のアドレスおよびデ
ータ選択び）ために１目いらハ１、外部からのデータ転
送は割込み形式で行なわれる。この割込み時にば、表示
値りを導出すべきアドレス信号とは全く異なるアドレス
信号が与えられるので、その間、表示信号は乱声れ表示
器２にｔＪ：正常な表示に１できなくなるおそれかある
。この問題を解決するために本発明で汀、ランダムアク
セスメモリの出力のデータバッファとして働くランチ形
フリップフロップ１３゜１４（第５図および第６図参照
）を設け、どのようなタイミングで外部からデータ転送
の割込みか行なわれても表示４２には′縮に正しい表示
が得ちれるようＶこしている。

第７図における信号Ｃ５は、第２図に示す７１Ｊンブフ
ロツブＣ８かち得られる出、力信号であり、Ｃ３＝１の
とき大現模集慎回路ｃｂｉｐｌは選択されており、ＣＳ
−０のときには大規模東債回路ｃｈｉｐ１は選択されな
い。信号ＲＡＳ、ＲＡＦば、外部からデータ転送を行な
うときにたは発生される信号であり、Ｃ３＝１で信号Ｒ
，ＡＳが発生すると、ランダムアクセスメモリ４のアド
レスおよびデータの選択ｔＪ、アドレス信号Ａ１〜Ａ７
を用いる動作にｑノ換えられる。ｃ　５＝ｏ−ｔたは信
づ−ＲＡ　Ｓが発生していないときには、ランダムアク
セスメモリ４のロー選択のだめ力信号を導出するアドレ
スデコーダ１５Ｆ（ｉｄ、カウンタＣのセルＣ０Ａ−Ｃ
４からの信８が与えられ、カラムセレクタ１６には力ラ
ンクｈのセルｈ３．ｈ４からの信うが与えられる。カウ
ンタｃ、ｈは、後述のように表示信号を作るために用い
られるカウンタである。カラムセレクタ１６には、偶数
グループ４ａおよび奇数グルー７’４ｂを着板するため
のグループセレクタ１７ならびにリードのライトコント
ローラ１８とが接続される。リード・ライトコントロー
ラ１８には、書込みクロックＷＲか人力される。グルー
プセレクタ１７からの＠号Ｎｉ、Ｍｉ（ｉ＝０〜７）は
、第５図および第６図に示されたクリップ７０ツブ１３
．１４に与えられ、この出力ｎｉ、ｍ】は第８図の回路
において用いられる。こうして第８図に示された回路に
よって、信号Ｓ　ＲＯが得ちれる。もう１つの信号Ｓ　
Ｒｌも全く同様にして得られる。

第９図を参照して、信号ＲＡＳは第９図（１）に示され
、信号ＲＡＦけ第９図（２）に示されており、とれｔこ
よって得られるランダムアクセスメモリ４のアドレスの
ために用いられる信号は第９図＋３１　Ｋ示されるよう
にして決定される。

表示器２における電極の構成は第１０図に示されるとお
りであり、セグメンＦ′−櫃は信号と同一〇）参Ｗ　符
ｓ　ｏ〜５６３で示されており、バックプレートは信号
と同一の参照符ＨＯ〜Ｈ１９で示されている。

第１１図はカウンタＣの出力状惑を示す波形図であり、
第１２図はカウンタｈの出力状態を示す波１し図である
。これちの図面を多照して、たとえばバンクブレー）Ｈ
Ｉ３を駆動するための信号が発生している聞、セルｌ】
（１〜ｈ　４Ｕｒ　ＯＪでアリ、ランダムアクセスメモ
リ４のカラムａ　Ｂ＜　ｖ）ためにＡ　Ｄ　６　＝　０
　、　Ａ、　Ｉ）　７　＝　０とされる。ｈＵ＝ｈｌニ
ｂ　２　＝　０であるので、信号ＳＲＯにはｍＯすなわ
ぢランダムアクセスメモリの偶数グループ４ａの０ピン
ト目のラインがカウンタＣのセルＣＯ〜Ｃ４からの出力
によって走査されて直列データが得られる。信号ＳＲＩ
についても同様である。こうしてパックプレートＨ１９
が発生されている間に、ソフトレジスタＡ、Ｂには次の
バンクプレートＨＯのための信号の発生期間中に導出す
べき表示データがシフトされ、信号Ｈ１９からＨＯへの
り換え時にランチされて導出される。その後、カウンタ
ｈが順次カウントアツプされることによって、ランダム
アクセスメモリの内容を表示１）として収出すことがで
きる。

再び第９図を参照して、外部からランダムアクセスメモ
リ４にデータ転送を行なう場合には、信号ＲＡＳ、ＲＡ
Ｆが発生ずる。フリツプフロツプ１３．１４（第５図お
よび第６図参照）は、クロックが ダＮ＝Ｃ８＠ＲＡＦ の動作を行カリフリップフロップであり、Ｃ５＝υ゛ま
たは信号ＲＡＦが発生してＩ／−１ないとき、すなりら
ａ　Ｎ　＝　ｉＩＩ　Ｇｌ（のときには、入力信号Ｍｉ
　、Ｎｉの内容を七のま筐出力し、Ｃ３＝１で信号ＲＡ
Ｆが発生したとさすなわちＯＮ　＝　ＬＯＷのとき、デ
ータ分ホールドする。したがって外部とのデータ転送時
に信号ＲＡ　Ｓ　、　ＲＡ　Ｆが発生し、ランダムアク
セスメモリ４からの出力が別の内容に変わってもその前
の正しい表示データをフリップ７０ツブ１．３　、１４
は記憶することができる。こうして表示イｄ８が割込み
時に乱されることが防がれる。

信号ＲＡ　Ｆがイコ％　ＲＡ　Ｓを時間的に含むように
構成されている理由は、ランダムアクセスメモリ４のア
ドレス１７Ｊ換えが、信号ＲＡ　Ｓ　Ｋよって行なわれ
、この１７Ｉ換え時のランダムアクセスメモリの出力値
りの変化を７リツプフａツブ１３．１４に伝えないよう
にするためである。信号ＲＡ　Ｓ　、　ＲＡＦについて
は後に詳述する。

１２１ソフトレジスタ５Ａ、５Ｂ ランダムアクセスメモリ４のストア内容を表示信号とし
て収り出す手段としては、本来バイト単出力を直列信零
に変換し、これをソフトレジスタ５　Ａ、　、　５８　
Ｋ転送し、表示凶刃に同期したクロックＯ８でラッチ回
％１９Ａ、１９Ｂにおいてラッチし、セグメント信号を
得ている。第２図に示すようにソフトレジスタ＆、ｌＩ
：、５Ａ、５Ｂ２つのブロックに分割され、一方のソフ
トレジスタ５Ａはセグメントの６１数番号、能力のソフ
トレジスタ５Ｂはセグメントの偶数番号に対応して構成
されている。このようにソフトレジスタ５　Ａ　、　５
８に４ｉＪ４数、奇数の２つに分割したのは、大規模集
積回路ｃｂｉｐ１の出力端子を同様に偶数、奇数の２つ
に分割して出力するだめである。

前述のように第１０図Ｑよ、本発明による表示器２にふ
・ける電極のパターンを示す図である。本発明の考え方
（（よｔ′Ｌば漢字やグラフィック表示が可能である。

この場合、セグメント数が多く、入力端子Ｓ　Ｏａ〜５
６３ａからセグメント電極に信号を与えようとすれば、
端子ピッチの制約から第１図のように１つおきに上下に
分けて収り出すことが必要である。したがって入力端子
Ｓ　Ｏａ〜５６３ａと出力端子ＳＯ〜５６３とを接続す
るラインを交差なしにするために、出力端子ＳＯ〜Ｓ６
３も偶数、桁数の２つに分割して配置される。さムに、
２つのグループに分割した他の理由としては、大規模集
積回路ｃｈｉｐ　１−　ｃｈｉｐ　ｌ　６の消費電力を
少なくするためである。２つのグループに分割すること
によって、ランダムアクセスメモリ４からのデータをシ
フトレジスタｓＡ、５Ｂｖｔｃｉ送するクロックは、３
２個で済む。もし分割１７なければ、６４個の転送りロ
ックが必要となり、一定時間内に６４個の転送りロック
を作るためには、基本発振向波数を倍にしなけれげなら
ず、本天施例のようＫ　Ｃ−＋ｖＩＯＳ　（４目補形企
端酸化暎半導体）で構成する場合には、電力量は２倍と
なる。

＋３１カクンタｃ、ｈ 第１１図および第１２図にカウンタｈ、Ｃのタイムチで
一トを示し、第１３図〜第１７図にカウンタｈ、ｃとそ
の間違の構成の詳細を示す。クロック発生回路１０によ
り発生した第１１図（１）の基本クロック０１によって
、第１３図示のカウンタｃｌよりラント動作を行ない、
ｃ４・ｃ３・ｃ２・ｃｌ＠ｃ（Ｊ＝１のときクロックａ
Ｓを第１１図（７）のように発生する。カウンタＣのリ
セット端子には、信号Ｈが入力されており、この信号Ｈ
によって同期がとられる。カウンタＣば３２進のカウン
タである。第１２図＋２１〜第１２図（６）は、信号Ｃ
Ｏ〜Ｃ４の波形をそれぞれ示している。クロックＸＳは
、第１５図示のＡＮＤゲートによって得られる。

第１４図示のカウンタｈば、第１２図ｆｉｌのＯ８をク
ロックとするカウンタであるが、リセットけＨＲ＝Ｈ＋
ＨＯＲで与えちれる。Ｈは、同期力だめの信号であり、
第１２図（８）の信号ＨＯＲは、セルＮ０−Ｎ３を有す
るレジスタＮからの出力によって決められる。第１２図
＋２１〜第１２図１６）は、セル１〕０〜ｈ４からの信
号の波形をそれぞれ示し、第１２図（７）は信号ＨＳの
波形を示す。

レジスタＮは、外部よりその値を設定することカテき、
第１６図に示すマトリクスからｌ］６＋Ｊ−ドオーンリ
メモリは、レジスタＮのイ＋１４　ＶＣよってカウンタ
ｈのリセット信号ＨＯＲを発生する回路である。第１２
図の波形図では、信号１（ＯＲは、（Ｈ４・ｈ　３・Ｈ
２・ｂ　１Φｈｏ）のタイミングで発生し、カウンタｈ
は２０進となっている。信りＨ８を導出する第１７図に
ポジれるフリップフロップ２１ｉｄ１、クロックＯ８に
同期し、人力はＨ・（ＨＳ■ＨＯＲ）でイ・ｈ成されて
いるため、信号Ｉ］によって同Ｊす１が占気れ、イ言−
！−Ｊ１１０　Ｒ毎に反転する。

以」ニのことから明らかなように、カウンタｈのカウン
ト数は、パックプレー）　ＨＯ〜Ｈｌ　９のデユーティ
を決めるものである。したかつてレジスタＮば、デユー
云イ設定のためのレジスタである。

甘た信号ｆ（Ｓは、交番′１ぼ圧を構成するだめの信号
である。

（４〕！類タリ・並列ｌ換回路６ 内部のデータ処理は、すべて並列に行なわれており、外
部上に１、直列にデータ転送を行なうだめ、直列・並列
ｙ侯が必要である。レジスタＬｌｄ、＋Ｍ列／並列アウ
トおよび並列イン、直列アウトの機能をもつシフトレジ
スタである。第３８図（１）は信場ＣＬＯを示し、第３
８図（２）は信号ＬＣの波形を示し、第３８図（３）は
信号ＲＡＳの波形を示す。参照符ＳＤＵは直列データバ
ス、ＣＬＯは直列転送りロック、Ｌ　Ｃｉｄ同期信号で
ある。

端子Ｓ　Ｉ）　０を経て外部から直列に転送されてきた
８ビツトデータば、第１８図示のレジスタしに一時記憶
され、内部のランダムアクセスメモリ４のアドレス、チ
ップセレクトおよびデユーティのデータならびにランダ
ムアクセスメモリ４に書き込捷れるデータとして用１ハ
られる。

ランダムアクセスメモリ４の内容を外部に収りＩｌｌ　
ｆ　トｊａ　ＶＣ６１、ランダムアクセスメモリ４のデ
ータを１ずレジスタしに並列に入力してからシフト機能
によって外部に直列のデータとして収り出される。以上
の各データ転送の種類を区別するために、８ビツトの直
列データの前［２ビツト付加し、［００Ｊ　、　［Ｕ　
Ｉ　Ｊ　、　［Ｉ　Ｕ　Ｊ　、　［１１Ｊの４通りを検
出して各データ転送を行なわせる。

ここで、 「００」は、デユーティおよびチップセレクトデータの
書き込み、 １’−ｔ）ＩＪＩｒ、ｔ、ランダムアクセスメモリ４の
アドレスデータの書き込み、 「１０」は、ランダムアクセスメモリ４のデータの解き
込み、 「１１」は、ランダムアクセスメモリ４のデータの読み
出し、 を行なう。ここでランダムアクセスメモリ４のデータの
書き込み、またはｍｌみ出しを行なった後、ランダムア
クセスメモリ４のアドレスのだめのレジスタ八は、自動
的に＋１だけインクリメントされる。これは、連続的な
ランダムアクセスメモリ４とノテータ転送において毎回
のアドレス指定の累帷ざを防ぐためである。

第１９図〜第３６図には、直列・並列変換回路６の詳細
を示す。捷だ第３７図および第３８図に直列データ転送
のタイムチャートを示す。直列データ転送動作は、第３
７図＋１＋および第３８図（１）のＣＬＯを基本クロッ
クとして第３７図（２）および第３８図（２）の信号Ｌ
Ｃの立上りかちスタートする。

第３７図＋１＋は信号ＣＬ　Ｏの波形を示し、第３７図
＋２１１’ｊ：信号ＬＣ＋７）波形を示し、第３７図（
３）ハ信ＷＳＤＯの波形を示し、第３７図（４）〜第３
７図（７）はセルＫＯ〜に３からの出力波形を示し、第
３７図（８）ｋｊび第３７図（９）ケ信−ｊＪＯＬｓＯ
ｋよびｎＬｓｌの波形をそれぞれ示し、第３７図（１０
１および第３７図（１１）は信号ＬＳＯおよびＬＳＩの
波形をそれぞれ示し、第３７図（１２１は信号に３・に
２の波形を示し、第３７図（１司は信号ＲＡＳの波形を
示し、第３７図（１４ｙは信号ＲＡ　Ｆの波形を示し、
第３７図（、＋５１は信号ＦＬの波形を示し、第３７図
（Ｉ６）は信号Ｓ　Ｉ）　Ｄの波形を示す。

第１９図示のカウンタＫｉｄ、４ビットのパイナリカク
ンタであり、信８ＬＣが「ｌ」の間、カウント動作を行
ない、信号ＬＣが「ｏＪになるとリセットされる。カウ
ンタには０かＩＩ−，１４−ｊでカウントして、一連の
直列データ転送が完了する。データは８ビツトであるが
、前に２ビツトを付加し、データの種類を区別する。第
２０図の信号ＯＬＳ０および第２１図示の０ＬＳＩは、
このコントロール２ビツトの内容を受けとるクロックで
あり、第２２図および第２３図のフリップフロップ２２
゜２３は、コントロール２ビツト（第３７図１３１　Ｋ
おけるビットＰＡ　、ＰＢの内容）を直列データ転送区
間でスタティックに記憶する。第３１図の構成によって
得られるＯ　Ｌ　＋４　、レジスタＬ（７″１クロツク
であり、カウンタＫが２．３，４，５，６゜７゜８．９
および１２のときに出るクロックであり、前の８個のク
ロックは、レジスタＬがソフト動作を行ない、最後のク
ロックは、内蔵しているランダムアクセスメモリ４の内
容を収り込むクロックである。この区別は、レジスタ■
、の入力ゲートをコントロールするＫ　３−Ｋ　２信号
によってなされる。

第２４図示の信号ＲＡＳは、カウンタＫが１０゜１、　
ｌ　、　ｌ　２の間、第２５図示のＲＡＦば、９．１ｆ
Ｊ、１１，１２．１３の聞出きれる信づ゛であり、信号
ＲＡｓｆｄチップセレクト、デユーティの書き込み丸・
よびアドレスの書キ込みのだめのクロックとして用いら
れ、さらにランダムアクセスメモリ４へのデータの俊き
込み、読み出し時のアドレス切換としても用いられる。

□信号ＲＡＦは、第（１）項で述べたとおりである。第
２９図の信−５ｓ１）ｏｙゴ、双方向のデータ線であり
、通常は入力であるが、第３０図のフリップ７０ツブ２
７が「ｌ」のとき出力となる。信号５１）Ｄは、第３８
図のタイムチャートに示すように、ランダムアクセスメ
モリ４ハデータの外部に読み出すときのみ、セットする
フリップ７０ツブ２７からの出力であり、コントロール
２ビツトが与えられてから、ランダムアクセスメモリ４
のデータの直列信号を外部に送信するためし″Ｌｃ転込
爬了ｉでセットする借りである。

チップセレクト、デユーティの書き込み第３８図のタイ
ムチャートを蓚照して第３８図＋４１に信号ＳＤＯの波
形を示し、第３８図（５）汀信彊ＬＳＯの波形を示し、
第３８図１７）Ｓ　Ｄ　Ｄの波形を示し、第３８図（８
）信りＯＣ８の波形を示す。コントロール２ビツト［Ｏ
Ｕ　Ｊを送ると、ＬＳＯ＝０゜ＬＳ　］　＝：Ｑとなり
、第２７図の構成によってクロックＯＣ５が発生する。

クロックＯＣ５の立上り時Ｋｒｉ、レジスタしには、コ
ントロールピントに続くシリアルデータ８ビツトのシフ
トが完了しており、８ビツトの中で上位４ビツトＬ４〜
Ｌ７の内容ば、第３２図に具体的な構成か示されている
レジスタＮに招き込まれる。また第２８図の信号Ｃ８を
導出するフリップフロップ２８の入力条件に示すように
外部チップセレクト端子Ｃ８Ｏ〜Ｃ８３に与えられたコ
ードと、シリアルデータ８ビツトの下イＪ４ビットＬＵ
−Ｌ３の内容が一致しておれば、フリップフロップ２８
はセットされ、不一致であればリセットする。つまり、
多数イ固接続された大規模集積回路（ｈｉｐ’にチップ
セレクトデータを転送した場合、このコードに一致する
ように選択されたｃｂｉｐｌの７リツプ７０ツブＣ８を
セットし、このコードに一致しない他のｃｈｉｐ２〜１
６のフリップフロップ２８はすべてリセットされる。こ
こでＬ　４　＝　Ｌ　５　＝　Ｌ　６　：　Ｌ　７　：
＝　１の場合は、第２７図のように、信号ＯＣ８は禁止
される。これはこのコードのときたけ、チップセレクト
およびデユーティの設定を禁止し、オートフリアび〕解
除を行なわ亡るためである。以下に示すアドレスの書キ
込み、ランダムアクセスメモリ４へ１）データ転送は、
フリップフロップ２８かセットしているときのみ、有効
である。

アドレスデータの潜き込み 第３８図＋９１　ｔｒ：Ｊ：、　ｆｔｔ号Ｓ　Ｄ　Ｏの
波形を示１２、第３８図（ＩＩＪＩ信勺１−　Ｓ　Ｏの
波形を示し、第３８図（＋ｇは信号Ｌ　Ｓ　１の波ｆし
を示し、第３８図１１２）け信号Ｓ　Ｉ）　Ｉ）の波形
を示し、＠；３８図（＋　３１は信号ＯＡの波形を示す
。

コントロール２ビツト「０１」が与えられると、Ｌ　Ｓ
　Ｏ＝　Ｏ、Ｌ　Ｓ　ｌ　＝　１となり、第、３３図の
構成によってクロッフグＡか発生する。４Ｅ４　ｊ＋１
１　Ａ　＋７）　Ｉｉ上す時には、コントロールヒツト
に続く、シリアルデータ８ビツトは、レジスタしにソフ
ト光子しており、第３８図（則に示すようにＬＳＵ＝０
であるから、弔３５図示ヶ）アドレスフリップ７０ツブ
ＡＯＮＡ７の入力は、セルＬＯ〜Ｌ７々なり、アドレス
データの解き込みが行なわれる。

ランダムアクセスメモリ４へのデータの書き込第３８図
（１４）　ｉ・；Ｉ信号８１）０の波形を示し、第３８
図１１ｒｌｌ信号Ｉ−Ｓ　（ｌ　）波形をボし、ｉ、ｆ
〜３ｓ図（＋６１　ｉＪ：信号ｆ−Ｓ　ｌ　ｉ７１波形
を示し、第３８１文１（１７）イ１；すＳ　Ｉ）　Ｉ）
ぴ）波形を示し、第３８図（＋８）ＣＪイ、−１し＋　
ＷｌぐＪ）波１１ニを示１２、第３８ト〉でｌ　（ｌ！
Ｉ）　？：ｉ　（＋’ｉ　８ＯＡ　（７）波１しを示−
４−１ｏコン１０−ル２ピッｌ−［Ｉ　Ｕ　ｊが１）え
らノすると、■、８０＝］。

１、Ｓ］二（）トなす、ランダムアクセスメモ１．＋　
４　［対する−（き込みクロツタ〜’Ｊ　Ｒが４１べ３
４図（／′）ように’ｉ（、生−ｒる。信１．Ｌ　Ｗ　
ＲＴ、ｔ１侶９　ＲＡ　Ｓ　ｆｌ　１ＭＩ　Ｋ　＝３ｉ
ｆｉ　／ｌｉ　−するりＩ７ツクであり、信！＝Ｊ　Ｒ
Ａ　Ｓか出ている間にｐゴ、コントロールピッ）　ＶＣ
杭＜シリアルデータ８ビット（」、レジスタｒ、にンフ
ト兄了［７てよ・・す、第２図９ｉ二＞１＜　ｔ　」二
うｅζ（占シ３Ｉ、０〜Ｌ７は、ランダムアクセスメモ
リ４の人力としてＬＪえら７１、り［コックＷ　Ｒ（，
５よってランダムアク−ヒス／モリ４に書き込丑れ６ｏ
こ（７）ときアドレスは、イｔ−’ｊ　！−Ｊ’　ｆ＜
　Ａ　Ｓ　ｉ’ｉ二よってアドレスデコーダ１５、〃ラ
ムセレクタｌ　ｆ］Ｑｊ−は、第３５図および第３０図
ｅ（示すｔＬるＩ、”７．１．　ｌ＃　ＶＣよッテ（，
４ｌ；ＪＡ、　０〜Ａ　７７５”ｊｋう１％　でｉｋ　
ｔ）、ｋｍ　’ｔ’　Ａ　Ｕ　〜Ａ７で示されるアドレ
スにデータが書き込捷れる。

ここでカウンタＫ　作１３の４Ｖ　ｆ＆でクロックＯＡ
か発生する。Ｌ　Ｓ　Ｏ＝　１であるか乙、この信号ｍ
ＡによってレジスタＡば＋１インク１ノメントされる。

これは内部のランダムアクセスメモリ４に対して連続し
てＴ−夕を書き込む場合、毎回アドレス指定しなくても
、データを暑き込むだけで、アドレスは、＋１インクリ
メントされ、４０°回のアドレス４１イ定かなく、早く
データ転送を行々うことかできる。

ランダムアクセスメモリ４かＩ−のデータの読み出し 第３８図シｌｌｉけ信号ＳＤＯの波形を示し、第３８図
シＩＪはイＢ号Ｌ８０の波形を示し、第３８１文１は信
号・ＬＳｌの波形を示し、第３８図（２１（）は信場Ｓ
ＤＤの波形を示し、＠３８図（′、！、４）は信号ｙＡ
の波形を示す。コントロール２ビツトｒ　ｌ　ｌ　ｊ′
ｆ送ると、ＬＳＯ＝１．ＬＳ１＝０となり、シリアルデ
ータの次のビットから信号５ｌ）Ｄを導出するフリップ
７０ツブ２７がセットされ、第２９図に示すように端子
Ｓ　Ｄ　ＯＫ（ｒＪｌ、レジスタＬのＪ鑓下イＶビット
ｒ−。

か与えられ、りＩコックＯＬによってレジスタＬぴ）内
容かソフトされ、ｎ列データと１７で端子ＳＤＯ」２り
外部に与えられる。ここでレジスタＬ　Ｋ　（ＣＬ、レ
ジスタＡｔ／こ示されるランダムアクセスメモリ４のデ
ータか記イｍ−されている。こハ（１丁、υ（１）Ｊ中
山ｒｃよる。このランダムアクセスメモリ４からデータ
のｐｒ”■、み出しを行なう間には、必す第３８図に示
す４つぴ）動作が行なわれている。矛して、と（７）４
つカー１作に共１ｆｌｌ　Ｌ、ていること６：Ｊ−１第
１３８図に訃けるクロックＯＬおよびイｊ−７Ｗ　ＲＡ
　Ｓが”７ｉｒに１．えられていることである。

クロックｆｉ６１．ぴ’＋）（Ｊ伎ＰＣ与えち）Ｌるり
１ｊツクの立１　り　ＩＩＭ−に０１ランダムアクセ；
くメモリ４　Ｋ　Ｍ　Ｌでは１．１′号ＲＡ　Ｓか出て
いるん、Ｖ）、アドレス信号Ａ　Ｏ〜Ａ７か与えられ、
ランダムアクセスメモリ４の出力００〜０７としてｌ＼
０〜Ａ７で示す７するランダムアクセスメモリ４の内容
か出力されている。−力、駆１８図に示Ａハる」：うに
レジスタＬの入力には、（ＩＪすＣＪ　Ｏ〜ｏ７が写、
えられており、信号ｙＬＬ７）最後のクロックのＴｚ　
ｌりによってレジスタしＶｔｃｉ、信号ＡＯ〜Ａ７で示
されるランダムアクセスメモリ４の内容が読み込４れる
。したがっで、ランダムアクセスメモリ４からのデータ
の読み出１７をスタート１〜だときけ、レジスタＬＫは
、常にランダムアクセスメモリ４の内容が記１にされて
おり、これをソフトして外部に収り出すことによってラ
ンダムアクセスメモリ４のデータの内容を読ミ出スこと
ができる。こうしてランダムアクセスメモリ４からデー
タの内容を読み出すことができる。

ランダムアクセスメモリ４かｆ−、ｆｌデータの読み出
しの最後で、クロックＯＡか発生ずるＶ）ｌｄ、ランダ
ムアクセスメモリ４へのデータノ書き込みと全く同じ押
出による。

（５）ナツプセレクト制両回路７ 大規模集積回路ｃｈｉｐｌのセグメント信号は、ＳＯ〜
Ｓ６３の６４個であり、通常−１、この大規模集積回路
ｃｈｉ　ｐ　ｌ〜ｃｈｉｐｌ　６を複数個使用する。こ
の場合、複数個の中からどれか１つの大規模果槓回路台
・選択するｌ′てＡ／）、ナツブセレク”　’１ｉＩＩ
子Ｃ８Ｏ〜ＣＳ　３ヶ設けている。４木のチップセレク
ト端子ＣＳＯ〜ＣＳ　：３　＆てよって、使１１、’）
＋６１固の大曳模東伯回１俗ｃｂｉ　ｐｌ　〜ｃ＋＋ｉ
ｐ　ｌ　６　ｆ−４＆　鼾できＱｏここて木兄用の特数
として、ナツプ］てレフト信ダ＋　トｌ／て外部グハら
＋ｒ；′／ノラインを接続する必１νかなく、ＧＮｆ）
かＶＣＣの市α、（レベルＫ　ｌ’ｌ　ｈＹするｌ’、
ＨｔｉでよＩ（、コニ　７’）：あけ１れる。

ｆｆｌ、　３９　Ｋｌ　＆；１．１６個（７）大ｉＪ、
！、　、ｔｕ　、！Ｌ偵回出ｃｂｉｌ−＋１〜ｃｂｉｐ
１６を接たＩ’ｌ”、　ｌｙた場合をｑしているか、こ
び）場合でもイｔｊリラインとして１」−１ＳＤ（１，
ＣＩ−（Ｊ、０゜１１　〕たけでよい。市重ウランとし
てＶＡ、ＶＢ、ＶＣＣ、Ｇ　Ｎ　ｌ）　、　Ｖｌ）ＩＳ
Ｐカ必’ＪＩ　Ｔ　アロ。合＋ｊｌ”　Ｉ　ＵＡｒ　Ｉ
７）ラインで大現模東偵回−各ｃｌ＋ｉｐｌ　〜ｃｂｉ
ｐｌ　（ｉを最７；；Ｂ］ｂｌ向まで１に六芹用１計で
あり、こ１口」、天装汁鉤徒び）而から大変１］用であ
る。

りち２８図１’（１１＜す」、うｉｃ、７　ＩＩ　７プ
７１：Ｉ　ラダＣ８かあす、このフリツフ゛フロ゛ンブ
Ｃ８乃ビ七゛ントしていると、こｑ）大硯摸東偵回路ｃ
ｂｉ１）ｌ＆ユセレクト状ＩＩ！！、１にあり、フリッ
プ７０ツブＣ５かりセル）・しているト、４トセレクト
状部ＶＣＹｒ　６゜チップ」？レフトデータＱよ、外部
より直列イ？ｊ　”Ｊ・としてレジスタＬａ）セルＬ　
Ｏ−Ｌ　３に与え磨比るか、このトキσ）セルＬＯ〜Ｌ
　３の内界トチツブセレクト節Ａ　−Ｆ　ＣＳ　Ｌ１〜
ｃ　ｓ　３ｃｍ＋内谷か内容して尤・カフばフリップフ
ロップＣ３（Ｉよセットし、不一致であれば、フリップ
７０ツブＣ８はＩＩ−ｔ＝ソフトれる。ランダムアクセ
スメモリ４のアドレステータ、ランダムアクセスメモリ
４へのデータの出き込み心」＝び１θ１−み出し信局を
送ったとさ、これｆ１受ケ士つけるのし１７１１′ンブ
フロツブＣ５かセットしている大曳＜９．！東偵回路ｃ
ｈｉｐｌび〕みであり、フリップ７１ｍ１ツブＣ８かリ
セットしている大規模未煩回路ｃｈｉｐ２〜ｃｂｉｐ１
６は受けつけない。フリップフロップＣ５には、第２６
図および第２７図の構成によって舟ちれるクロック〆Ｃ
Ｓか与えられる。

フリップフロップＣＳ　（７）−＋ｚソフトリセット条
件の６’ｌニノ１（」」は、＋Ｊ１ｊ述１−だとも・り
である。

上述の説１ダＪふ・よび伎述（７”　ｉｉＱ　’月にお
いて、ｊ更宜ｆ）ために、フリツブフロソフト％　（７
）フリップフロップから導出される信号とを同一の参照
符で示すことがある。

、＋ｌオー）・クリア 木兄１ｆＪでは、バックプレート、セグメント（ｇ−＋
およびア゛ニーティＱま、外６１１よりノットウェアに
よ−っでコントロールすることを１つ）＋ｔＶ　ｒ＆と
している力・、ノットウェア処理Ｊ）場合、ゼ源投入後
、正常な信り全）′６生ずる丑でｔ（は時間かかかりそ
の間、表示Ｍｌ、４２は正常な表軍かできす、ｒｔｓ品
としてのイメージを払しくそこなうことか考えられる。

そこで本プたりｊでｖｌ、甫綻投入凌、すぐに内パ１−
〇第４０図ｅζ４’＜　５れるフリツゾ７０ツブＡＬＣ
分セットし、フリップフロップＡＬＣかセットしている
間はソフトレジスタ５　Ａ　、　５１３へぴ）データを
宿りこ宥にし表示器２に対して−、休体動作状犀を保つ
ようにしている。

第４１）　ｌ’ｇｌ　Ｖこおいて、参＋に４不）　Ｐ、
ＮはＰすＸネルおよびＮｆ’ｌ’ネルをぞｔｌ、それノ
ドす。

フリッグフロツブＡＬＣ＆リセントするのは、外部から
１）信号で何々い、′火施例ではデユーティの設定で「
ＩＩＩＩＪに対するコードを送ったときデユーティは設
定せず、フリップ７０ツブＡＣＬのりレットケ行りう。

したがって′市源投入後、ソフトウニ／’にてパックプ
レートおよびセグメントを切開び）値［設定し、土だデ
ユーティも設定してから上述ヒラフリップフロッグＡＣ
Ｌをリセットすれは表示器２ンよ休止動作状心から正常
な表示１の作へ移行することかでさる。

フリップフロップＡＣＬにおいで、Ｖｃｃ　　か第４１
図（１）のようＶＣ与えられたとさ、ＡＡ点はコンデン
サ３０と抵抗３１の鋤きンこよって第４１図＋２１に示
す波１しとなり、フリツブフ）コツプＡＣＬか第４１図
８１＋　ｆ／ｌように「１．ｊＫ上セツト２”Ｌる。こ
の状■ば、リセット入力かくる−まで昧狩さｈる。第９
ｗ＋　Ｋ関連して述べたように、フリップフロップＡＣ
１，＃；ｊ：、ソフトレジスタ５Ａ、５Ｂへノ人力Ｓ　
ＲＤ　、　Ｓ　Ｒｌを価断する１１りであり、７リツゾ
７０ツフＡ　ＣＬが「１」ｅこ保たれているｌｎＪぼソ
フトレジスタ５Ａ、５Ｂには「０」データか与えられる
ので表示は休止状＋Ｍを保つ。フリップ７０ツゾＡＣＬ
を解１余するのは、第３８図においてチップセレクトお
よびデユーティの書き込みにおいてデユーディに対応す
るコードを［１１１，ｌ　Ｊに選択すると第４０図にお
けるリセット信＋ｔＲｅｓｅｔか発生し、）１１ツブフ
ロツプＡｃＬを解除する。

（７）ドライバ９　Ａ　、　ＯＢ 第４２図および第４３図にドライバ９Ａ、９Ｂ”　Ｊ　
Ａ４１］　ヲ示＋。シフトレジスタ５Ａ、５Ｂの入力Ｖ
Ｃは、信号ＨＳおよび何月Ｓ　ＲＯなちびに信号Ｈ８お
よび信号ｓ　ＲｌのＢＨＸｃＬｕｓｒｖｇ　ＯＲが与え
られている。これば信号Ｈ５ｆｌｌｆｉ１期に合せて反
転信号ヲ作るたぬである。クロックｄ１．Ｏ８は、第１
１図および第１２閃のタイムナで一トに示すクロックｍ
１．、Ｏ８と同一である。！内列データＶｃ荻換された
＋Ｌｉ”−３８ＲＯ、Ｓ　Ｒｌ　ｉＪ２、りａツクｏｉ
ｃよってソフトレジスタ５　Ａ　、　５　Ｂにソフトさ
れ、クロックＯ５Ｋよって次段１１７）フリップフロッ
プにランナ５れる。

第４２図および第４３図における信号Ｓ　Ｇ　ｆ）〜Ｓ
　に　６３　（・寸、クロックＳ　Ｓ　ＩＣＣ開明てラ
ッチされたセグメント信号である。＃ｌ、−＃２は、液
晶ドライバセルであって、第４５図ふ・よび第４６図に
その構成をそれぞれ示す。ここで第４６図−２表示器２
のセグメントドライバであるが、第４５図はセグメント
／バックプレート両用のドライバであり、大規模集積回
路ｃｈｉｐｌのマスクを曵更するだけでセグメントにも
バックプレートにもなるドライバセルである。案照勾−
３２で示されるセルおよびそれと同様なセルは、！、’
、Ｊ換えスイッチｔ７）働き全する。

本夫施例では、出力端子８０〜Ｓ１９には、ドライバセ
ル＃−１が接〜Ｃされ、出力端子５Ｏ−５１９はバック
プレートとしてもまたセグメントとしても出力できる。

第４７図は、第４４図に示された参照符−＃３ドライバ
の電源を構成するものであり、第５０図ＶＣＶＡ　、　
ＶＢ　、　Ｖｌｖｌ’）接続奮、第５１図に表示のタイ
ムチギートを示す。また第４８図および第４９図に＃１
タイプのドライバセルでセグメント−土たはバックプレ
ートにＳ択した場合の撥続な示す。これらの図面Ｖ（お
いて％（ＳＧＩ）、（ＳＧｉ）、（雇Ｔ）は、ｉｉＭ号
ＳＧｉ、ＳＧ〒、　ｉｆ　Ｓ全レベル変換した信りを示
す。？；　５１図でｔユ、バンクプレート（ｄづνま第
５１図１１１ｉ／ｉＺ、　セグメント借上３は第５１　
＋′Ａｔｚ＋に示きれ、第５１図（３）はレベルｖＡ　
、　Ｖ　１３　、　Ｖ　Ｍを示し、信’、’　（１−Ｉ
　Ｓ　）　＆１４（５１図１４１に、信号（ｓＧｏ）１
．を第５１図ｔｅｌに七ノｔぞれ示される。

ここで本発明の特徴は、バックフレート信づおよびセグ
メント信号全区別するのは最終び）ドライバ部で出力を
バックプレートタイプかセグメントタイプのともちかに
選択することたけで決定され、ランダムアクセスメ七り
４のデータとしてｔよバックプレートもセグメントも同
一に収り扱えることである。

第５２図ＶＣ４ｉ＋’ｊ　Ｓ　Ｏ〜Ｓ　ｌ　９をバック
プレートに与えるようにした場合のランダムアクセスメ
モリ４のデータ配置〜”を示す。この場合、レジスタへ
Ｖこはデユーティかｌ／２０となるようにデータかセッ
トされ、カクンタ１１は第１１図お上ひ′弔１２図にｉ
ｒニスようにカウントする。バラフッ”レート１−１１
９のタイミングでＡ７Ａｔｉ　＝Ｏｏｎランダムアクセ
スメモリ４ｔｒｒｏピッ［目のラインかソフトレジスタ
５Ａ、５Ｂに（Ｉム送され、ラッチクロックＯ８によっ
て次のバックプレートｔｉ　ｏのタイミングではフリッ
プフロップか戯４コけ５ＧＯ−ＳＧ６３が出力される。

信’ｆｌＳＧＯに対応するドライバはい１第４９図に示
す構成となっている。筐プでソフトレジスタ５　Ａ　、
　５１３への人力−］、ｓ　Ｉ＜　ｏ申Ｈ８゜Ｓ　Ｒｌ
ΦＩＩ　Ｓ　′ｃ構成されているので、信づＳＧＯの出
力波形ｔ・す褐５１図（５）に示す波形となり、第５１
図（１）に示すようなバックプレート波ルとなる。

信Ｗ　Ｓ　Ｇ　２０〜Ｓ　Ｇ　６３ば、セグメントとし
て第４６図りこ不すドライバであゐび）で、その内容に
紐じてたとえば第５１図ｔ６Ｎ／（ｍフドすＪ、うな波
ｊしとなる。ここでレジスタＮの設定をｙえれば、表ボ
器２に対応するデユーティは仕怠Ｖｃ友えることができ
る。筐たバックプレートへ信号が出るｊ供序も、ランダ
ムアクセスメモリアー夕４を又よることにより、仕ＭＪ
に菱えることができる。

１８＋りａツク発生回路１゜ 大規模集積回路ｃｈｉｐｌ〜ｃｈｉｐｌ　６汀、各々か
単独でも表示機能を持たせる１ζめにクーツク発生回路
１ｏｔ内威している。仮数個の大規模集積回路ｃ　ｈ　
ｉ　ｐ　１〜Ｃ１月ｐ１６を接続する場合には、そσ）
中の１つかクロック発生口［１１０によってクロックを
発振させ、代金の大規模集積回路（ｂｉｐ２〜ｃｂｉｐ
ｌｆ’ｉｉｄ：基本クロックと同ｊす」信５を受収るこ
とによって全体の同期を行なっている。夏！、２図に示
す〆か基Ａζクロックであり、Ｈが同期何月である。基
本り【Ｊツクｙと同ノリ］何月１−１を発生するか受収
るかけ大規模呆禎１．ｊＪ鮎ｃｈｉｐ　１〜ｃｈｉｐ１
６のマスクによって大更することかでさる。

〃ウンタｌｌ、ｃおよびＩ■Ｓに、市源投入後り１ミ同
＋ｍであるが、最初の同ｌｖＪ信づＨによって同ＪＩｊ
］される。同ｊす１イル＋号Ｈは、表示器２の１フレ一
ム旬ｅＣ発生するｆｄ号であり、ｌフレーム毎に向１ｔ
／１がとられる。同ｊυ」信号１１によってカウンタｈ
、ｃおよびｉ］Ｓがリセットσれて同期化さ１しること
け、第１３図〜第１７図に関連して説り１したが、信号
１１は第５３図ｔこ示す回路によって発生する信号であ
って、繰返し信刃の中で【（乏も向＋１７１の長い信号
であり、パルス１ｌｌｆｉ　ｖ：ｉクロックｙ］の一向
期と同じである。

第５３図に示すように、同期信号１１は外部へ供給する
場合と、外部から供給智れる場合ｌ）２通りがあり、こ
ｈｌはマスクによって切換えることができる。

一方、内部でイ吏１１］されるクロックとして、第１１
図で示したクロックＯ１を用（、−１、午−５３図では
示していｈｌが本実施例でば２相クロツクメ１゜０２を
発生びせて内バ１く回路全構成１．でいる。第乏図に示
す０は、２什１クロツクメ１．Ｊ（２を構［戊すル基本
クロックであす、このクロックｇ１．０２は名大規模束
偵回路ｃｈｉｐｌ〜ｃｂｉｐ１６間で非同期であるが、
上述のｌ−ｉ：Ｊ　Ｗ」（、を刃［Ｉによって２１旧ク
ロツクＱｌ　、０２も同１ｔ／］させている。

第５４図は、不実〃鉱例による２４Ｉ」りａツクの発生
回路を示して論る。１言５１１Ｔは、′第５４図（４）
のようＶＣして、信号Ｉ−１により作られる信ｄであり
、クロックｇｌ　、０２を同ｊｖＩ化するものである。

第５６図ｒ（タイムチギートを示し、ｒ８号Ｈによって
４Ｒ’ｆｔ　Ｈに対するクロック０１．０２の位＋１が
変えられたことを示してｈ７１゜第５６１ＺＩＩＩＩは
クロックｙの波形を示し、第５６図（２ｊ〜第５６図（
４）ｔよ第５４１１１１）〜第５４図（３）で用いられ
る信’ｊ　ａ　＋　ｂ＋　Ｃの波Ｊ杉をぞり、ぞれ４く
し、第５６１’３１　ｕｉｌはクロックｙｌを示し、第
５６図１６）０まクロック０２を示し、第５６図（７１
は同期信号Ｈを示し、第５６図（８）は信号１１Ｔ（］
−示す。第５５図（１）で示された回路の具体的な構成
は第５５図１２１　Ｋ示されている。

以上のように未発（寺］によれば、バッファにはランダ
ムアクセスメモリのストア内容か順次的に読み出されて
与えられるので、ランタムアクセスメモリの各セル毎に
信号ラインを設ける必要かなくなり、またそのためのゲ
ートも必要かなくなる。

七カため、構成が小形化される。ランダムアクセスメモ
リへの書き込み時には、バッファの内容は保持されてい
るので、表示か乱れることはなく、表示品位が向上され
る。

【図面の簡単な説明】

第１図は未発明の一実施例の表示器２と大規模集積回路
ｃｈｉｐｌとを示す斜型、図、第２図は本発す］に従う
大規模集積回路ｃｂｉｐｌの構造を示すブロック図、第
３図Ｑよランタムアクセスメモリ４のストア値域を示す
図、＠４図〜＠８図はランダムアクセスメモリ４とそれ
に関連するブロック図、第゛９図は表示器２による表示
動作を説明するたぬの波形図、第１Ｏ図１−１表示器２
のパターンを示す図、第１１図および第１２図はカウン
タｃ、ｈの動作をそれぞれ説明するための波形図、第１
３図〜第１７図はカウンタｃ、ｈとそれらに関連する構
成を示すブロック図、第１８図〜第３６図は直列・並列
変換回路６とそれに関連する構成を示すブロック図、第
３７図および第３８図は直列・並列データ転送の動作を
説明するための波形図、第３９図は大規模集積回路ｃｈ
ｉｐｌ　−ｃｈｉｐｌ　６の接続状態を示すブロック図
、第４０図はフリップ７０ツブＡＣＬの構１滉を示すブ
ロック図、第４１図は第４０図に示されたフリップ７０
ツブＡＣＬのｆｉ＃　作に説明するだめの波形図、第４
２図〜第４９図はドラ４バ９Ａ、９Ｂの構成を示すブロ
ック図、第５０図Ｑま犬規模集槓回路ｃｂｉｐｌと市原
との接続状態を下すブロック図、第５１図１ｒよ表示器
２の表示のために用いられる信すの波形図、第５２図は
バックプレートＳＯ〜Ｓ１９を川（八た場合におけるラ
ンダムアクセスメモリ４のストア饋Ｊ戊ダボす因、第５
３図は同ＩＱＪ信号■］を発生するため（７）イ・ｈ我
を示すブロック図、第５４図および第５５図はクロッ’
７０１．０２を発生するためび）禍成を示すブロック図
、第５６図に１大規模集積回路ｃｂｉｐｌｎ向明１（＃
作を説Ｌ′ｊ＝１するだめの波形図である。 ２・・・表示ｇ、４・・・ランダムアクセスメモリ、５
Ａ、５Ｂ・・・シフトレジスタ、６・・・ＩＩ′Ｌ列・
並列父換回路、７・・・ナツプセレクト制両回路、８・
・・オ”−トクリア回路、ＩＯ・・・クロック発生回路
、ｌ］・・・アト（ノスコントローラ、１２・・・デー
タセレクタ、１９Ａ、１９Ｂ−・・ラッチ回路、ｃｂｉ
ｐ　１−　ｃｌｔｉｐ　ｌ　６−大規模集積回路、Ａ・
・・レジスタ、”’　ｃ　、　ｈ・・・カウンタ、Ｃ８
・・・フリップフロップ、Ｓ（）〜８６３・・・出力端
子、５Ｏａ−５６３ａ・・・入力喘子代理人　　　弁理
士　西教圭一部 第１図 ； 一５８０＝ エ　　　　　　　　　　　　エ　　　　　　　　　　　
　エヘ 第５図 第６図 第７）４ 第８図 第９図 １【 Ｈ１？ 第１０図 第２４図 第２５図 第２６図 第２７図 第３０図 第３２図 第３４図 長間昭５８−　５．２６８９０の 会？Ｉ：）Ｉ）−ＡＩＮＣｌ 渠３ｂ図 くΣの 〉〉〉 ″′　　　　　　當　　　　　　含 Ｎ、Ｉ　　　　　　　　　　　　　　　　　　　Ｎ、ノ
　　　　　　　　　　　　　　　　　ζ、−Ｎｔ　　　
　　　　　　　　　Ｌｎ Σ 〉 ５９１−

Claims (1)

1. 【特許請求の範囲】 表示器を駆動するだめの表示駆動方式において、表示す
   べき内容を表わす信号が外部から入力されてストアされ
   るランダムアクセスメモリと、そのランダムアクセスメ
   モリのストア内容ヲｊ唄次的に読み出して表示器に与え
   て表示を行なうバッファとを含み、 バッファは、ランダムアクセスメモリの掛き込み時にそ
   の閂き込み曲のランダムアクセスメモリからの信号を一
   時的にストアした−１１としてランダムアクセスメモリ
   からの信号を受信しないようにしたことを特徴とする表
   示駆動方式。