JPS60158488A - 液晶表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は液晶表示方式に関するものである。

〈発明の目的・概要〉 表示の速度を速くするためには、ＣＰＵが直接表示メモ
リをアクセスできるのがよいが、このときＣＰＵのアク
セスタイミングがＬＣＤ表示タイミングと衝突すると表
示画面が乱れる。これは、表示メモリに対してはＣＰＵ
とＬＣＤコントローラが時分割にアクセスすることによ
って防げる。

このとき、ＣＰＵが表示メモリをアクセスするときに、
ＬＣＤコントローラもアクセスしようとすれば、どちら
か一方を優先させる必要がある○ＬＣＤコントローラを
優先させると、ＣＰＵは一時停止状態になるので、表示
実行処理速度が落ちる。したがって、ＣＰＵを優先させ
ることによって、処理時間は落ちないが、液晶はいつも
表示メモリの内容を表示しなければならないので、ＬＣ
Ｄコントローラはバッファを有して、ここにＣＰＵが表
示メモリをアクセスしていないときに、表示メモリから
表示データを読み出して入れておき、順次表示ドライバ
に入れることにより、表示されないという問題は解決で
きる。この方式によって、表示メモリは表示専用メモリ
ではなく、ＣＰＵのメイン・メモリの一部としても使う
ことができ、ｃｐｕの実行速度を落とすという問題もな
く、メモリの効率よい使い方が可能になるメリフトが生
じる。

〈実施例〉 第１図に本発明の実施例のシステム　ブロック図を示す
。

１はＣＰＵ、２は本システムの制御ＲＯＭで、ｃｐｕの
実行命令が書かれである。３−１．３−２゜・、３−Ｎ
は本システムを構成する入出力制御用ポートであり、例
えばキーやプリンタ・インターフェイス等が、これに含
まれる。４は本実施例の説明の中心となるＬ　ＣＤコン
トローラである。５−１゜５−２．・、５−ＭはＲＡＭ
（読み書き可能なメモリ）で、ＣＰｔＪのスタック・エ
リアやユーザ・アプリケーション・プログラム・エリア
等の他に、ＬＣＤ表示メモリにもなっている。６はＬ　
ＣＤのコモン・ドライバで、ＬＣＤのＹ方向の表示タイ
ミング信号をＬＣＤに出力する。７−１．７−２．・、
７−ＬはＬＣＤのセグメント・ドライバで、ＬＣＤ０Ｘ
方向の表示信号をＬＣＤに出力する。８はＬＣＤで、表
示する点はコモン・ドライバ６からの信号で選択された
Ｙ方向のうち、セグメント・トライバ７−］、］７−２
．．７−Ｌからのオン信号が出力されている交差したと
ころである。

実施例で７−１．７−２．・・、７−Ｌ　と複数個のセ
グメント・ドライバがあるのは、１つのドライバで８の
ＬＣＤのＸ方向のドツトをすべてサポートできないとき
である。

また、ＲＡＭが５−１．５−２．・・、５−Ｍ　と複数
個あるのは、ＣＰＵのメモリを拡張した場合もサポート
することを考えてである。

９ｉＣＰＵのバス・ラインで、アドレス・バス。

データ・バス、コントロール・バスが含まれており、制
御ＲＯＭ２．入出力制御用ポート８−１．３−２．・・
、３−Ｎ及びＬＣＤコントローラ４が、これにつながっ
ており、ＣＰＵとはこのバスを介してデータの読み書き
等が行なわれる。

１０ｉｄ、ＬＣＤコントローラ４からコモン・ドライバ
６及びセグメント・ドライバ７−１．７−２゜・・・、
７−Ｌに送られる各種信号で、主に表示タイミング制御
信号である。１１はＬＣＤコントローラ４から出力され
る表示データと制御信号で、ＲＡＭの５−１．５−２．
・・・、５−Ｍから表示データを読み出して、Ｌ　ＣＤ
の表示位置に対応するセグメント・ドライバ７−１　、
７−２　、・・、７−Ｌにデータを送る。

１２はコモン・ドライバ６から出力されるＬＣＤ’のＹ
方向の表示タイミング信号である。１３はセグメント・
ドライバ７−１．７−２．・・、７−Ｌから出力される
ＬＣＤのＸ方向の表示信号である。

ＣＰＵ　Ｉが、ＲＡ　Ｍ　５−１．　、５−２　、・・
、５−Ｍを読み書きするときには、１→９→４←５−１
．５−２゜・・、５−Ｍとなる。ＬＣＤ８にデータが表
示されるときには、５−１．５−２．・・・、５−Ｍ→
４→ＩＩ→７−１゜７−２．・・、７−Ｌ→１３→８と
なる。

本実施例でのＬＣＤは、第２図に示すような信号が、コ
モン・ドライバ６及びセグメント・ドライバ７−１．７
−２．・・、７−Ｌから送られてくるものとする。Ｙｌ
、Ｙ２．−・・は１２の信号、ＸＩ、Ｘ２．・・・は１
３の信号である。また、ＬＣ’Ｄは１／ｎデユーテイと
し、例えばＹｌはｎ個おきに極性が反転する。

したがって、Ｙ方向はｎ個の信号がコモン・ドライバ６
から出力される。この図では（ｘ＋、ｙｌ）。

（Ｘ２．Ｙｌ＞、（Ｘ２．Ｙ２）が点灯し、（ＸＩ、Ｙ
２）は消灯する。なお、第２図において、Ｆｌは偶数フ
レーム、Ｆ２は奇数フレームでアル。

したがって、ＬＣＤのＹ方向の１ラインの表示時間Ｔの
間中は、セグメント・ドライバ７−１．７−２．・・、
７−Ｌの全出力信号の内容が表示されるので、この期間
中に次のＹ方向のラインのＸ方向のデータがすべて準備
される必要がある。本実施例のセグメント・ドライバ７
−１．７−２．・・、７−Ｌ　の内部構成の概略ブロッ
ク図を第３図に、タイミング・チャートを第４図に示す
。

１７はＬＣＤコントローラより送出される制御信号で、
この信号で１８の入力データ→バッファ１４−１→Ｉ４
−２→・・→１４−Ｐと右へ順次シフトされる。１８は
表示データで、Ｌ　ＣＤコントローラより送られて来、
本例では８ビツト・データとする。したがって、＋４−
１．１４−２．・・、１４−ＰはＬ　ＣＤの横１列分の
バッファで、現在表示されているＹ方向の次のタイミン
グのＸ方向の表示データである。１９はＬＣＤコントロ
ーラより送出される信号で、この信号でバッファ＋４−
１．１４・−２，・、＋４−Ｐの内容が、それぞれレジ
スタ１５−１．１５−２．・、＋５−Ｐに転゛送される
。このタイミングは、Ｌ　ＣＩ）のＹ方向の表示タイミ
ングに同期しており、ＬＣＤの横１列分のデータがバッ
ファ１４１．１４−２．・・、＋４−Ｐに満たされた後
でもある。＋６−１．１６−２．・・、＋６−Ｐはレジ
スタ＋５−１゜１５−２．・・・、＋５−Ｐの表示デー
タをＬＣＤセグメント用信号２２−１．２？−２，・、
２２−Ｐに変換するレベル変換回路である。２０は第２
図の例のようにセグメント信号の極性を示しく偶数フレ
ームＰｉカ奇数フレームＦ２の選択）、ＬＣＤコントロ
ーなお、第４図（１）において、１Ｐ“はレジスタ１５
−Ｐに転送される表示データを、ｌｌｐ＋“はレジスタ
１５−（Ｐ−１）に転送される表示データを、さらに、
１”はレジスタ１５−１に転送される表示データを、そ
れぞれ示している。

第５図に本実施例のＬＣＤコントローラのシステム・ブ
ロック図を、第６図にタイミング・チャートを示す。

２３はＣＰＵ　Ｉのアドレス・バス、２４はＣＰＵのメ
モリ・リード信号、２５はＣＰＵのメモリ・ライト信号
、２６はＣＰＵの基本クロｙり、２７はＣＰＵがバス上
を占有していないことを示す信号、２８はＣＰＵのデー
タ・バス、２９はＣＰＵの実行を一時待機させる信号、
３０はＲＡＭ５−＋、５−２．・・、５−Ｍへのアドレ
ス・バス、３１はＲＡＭへのリード信号、３２ばＲＡＭ
へのライト信号、３３はＲＡＭの選択信号、３４はＲＡ
Ｍのデータ・バス、３５ＵＣＰＵのアドレス・バス２３
とＬＣＤ表示タイミング・アドレス４８の出力切替回路
、３６はｃｐｕがＲＡＭ５−１．５−２．・・・、５−
Ｍをリード／ライトしているか否か判断する回路、４６
はその出力信号、３７は４６と２７のオア回路で、４７
はその出力でＬＣＤコントローラがＲＡ、　Ｍをリード
できるタイミングを示す信号、３８は４７から、ＲＡＭ
をリードする信号５０と、ＲＡＭよりリードしたデータ
をバッファ４２−１に書き込む信号５１とを発生する回
路、３９は５０と２４の出力切替回路、４０は２５を４
７のタイミングのときだけ出力する回路、４１は３３を
出力するだめの回路で、２３と４８を切替えてデジード
する。４２−２はセグメント・ドライバ７−１．７−２
．・・、７−Ｌに表示データを送る表示データ用７Ｃソ
フアである。４９の信号によって、４２−１→４２−２
とシフトされる。本例では４２のバッファは２段としだ
が、より多くの段数にすることもできる。

４３はＣＰＵのデータ・バス２８とＲＡＭ５−１　、５
−２　、・・・、５−Ｍのデータ・バス３４を制御する
回路で、４６と２４の信号のときに、２８←３４．４６
と２５の信号のときに、２８→３４となり、それ以外の
ときには２８と３４は電気的に切断されている。

４４はＬＣＤ表示タイミング制御信号発生回路である。

＋７−１．・・、＋７７Ｌは各々セグメント・ドライバ
７−１．７−２．・・・、７−Ｌに入力される信号１７
である。

３５．３９及び４１の切替は４７の信号にて行なう。

第６図のタイミング・チャートにおいて、ＣＰＵがＲＡ
Ｍ　５−１．５−２．・、５−Ｍをリード／ライトして
いるのは、２回だけで、その他は他のメモリをアクセス
している。

本例ではｃｐｕへの一時待機信号２９は出力しないとし
ているが、ＬＣＤ画面が大きくなると、セグメント・ド
ライバに表示データを送る時間間隔も短くなるので、そ
の場合には２９を出力する。

すなわち、バッファ４２の内容がすべて空になってＬＣ
Ｄコントａ−ラがＲＡＭをアクセスできないときには、
２９を出力し、ＣＰＵを一時待機状態にして、ＲＡＭか
ら表示データを読み出してバッファに入れる。

ＣＰＵがＲＡＭ　５−１．５−２．・・・、５−Ｍをリ
ード／ライトすると、４６は出力されなく、したがって
、４７も出力されない（Ｈｉｇｈ）ので、２３→３０．
２４→３１．２５→３２．２３−÷（デコーダ）→３３
゜２８←３３／２８→３３（リード／ライト）とｃｐｕ
の信号は流れる。

逆に、ＣＰ　ＵがＲＡＭをリード／ライｌ−していない
とき（４７が出力される）に（徒、４４で発生する表示
タイミング・アドレス４８が出力され（Ｌｏｗ）、４８
　→３０　、４８−）（デコーダ）→３３　となり、３
ＩにＲＡＭへのリード信号５０が出力される（Ｌｏｗ）
。このとき、ＲＡＭからのリード・データは信号５１に
よってバッファ４２−１にまず格納され、続く４９のタ
イミングで４２−１→４２−２となり、１８に出力され
る。そして、１８のデータの送出先のセグメント・ドラ
イバに対応する＋７−１．１７−２、・、１７−Ｌのい
ずれかを出力する。もし、例のようにセグメント・ドラ
イバ７−１に全データを送出後は、７−２にデータを送
出するため［１７−２の信号が次に出る。以下、１７−
Ｌまで出力される。なお、バッファ４２−１及び４２−
２にともにデータが入っているときであって、セグメン
ト・ドライバにデータが送れないときには、ＬＣＤコン
トローラはＲＡ　Ｍ　５−１　。

５−２．・・、５−λ４からは次のデータをリードせず
、４２−１が空になるまで待つ。

〈発明の効果〉 （１）表示メモリをＣＰＵとＬ　ＣＩ）コントローラが
時分割にアクセスするので、表示の高速処理が可能にな
る。

（２）マた、表示画面のちらつきも防止できる。

（３）表示メモリをＣＰ　Ｕのメイン・メモリの一部と
しても使用でき、ＣＰＵの実行処理速度を落とすことな
く、また、メモリの効率よい使い方が可能になる。

本発明は、パーソナル・コンピュータ、ポータプル　コ
ンピュータ、ポケフト・コンピュータ或いはワード電プ
ロセノザ等に於て有効に利用することができるものであ
る。

【図面の簡単な説明】

第１図はブロック図、第２図は信号波形図、第３図社、
ブロック図、第４図（１）、・、（５）はタイミング・
チャート、第５図はブロック図、第６図（１）。 ・、０１０はタイミング　チャートである。 符号の説明 １　：　ＣＰＵ、４　：　ＬＣＤコントローラ、５−１
゜５−２．・、　５−Ｍ　：　ＲＡ　Ｍ、７−Ｉ　、　
７−２、−・、７−Ｌ：セグメント・ドライバ、４２−
１．４２−２　：バッファ０ 代理人　弁理士　福　士　愛　彦（他２名）第１図

Claims (1)

【特許請求の範囲】
1. １、表示メモリを、ＣＰＵとＬＣＤコントローラの両方
   からアクセスでき、ＣＰＵは表示メモリを通常のメモリ
   と同じようにアクセスし、ＬＣＤコントローラはＣＰＵ
   が表示メモリをアクセスしていないときに表示メモリを
   アクセスするという、表示メモリニ対しては時分割処理
   を行なう方式であって、ＬＣＤコントローラ１ｄ、バッ
   ファを有し、表示メモリアクセス可能時には、表示メモ
   リから逐次表示データを読み出してバッファにブツシュ
   していき、ＬＣＤドライバには最も古いバッファの内容
   を１＠次送るようにしたことを特徴とする液晶表示方式
   。